<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> avant fpga

avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

摘要：基于高階累積量的數(shù)字調(diào)制信號(hào)識(shí)別算法在低信噪比環(huán)境下識(shí)別率較低。針對(duì)這一問題，提出了高階累積量的改進(jìn)算法，通過調(diào)整特征參數(shù)的判別順序先識(shí)別出MASK信號(hào)的方式，取得了較好的效果。討論了該算法的FPGA設(shè)
關(guān)鍵字： FPGA 高階累積量調(diào)制識(shí)別改進(jìn)算法

20個(gè)FPGA成功案例

自 1985 年 Xilinx 向市場(chǎng)推出全球首款現(xiàn)場(chǎng)可編程門陣列 (FPGA) 以來，成千上萬的設(shè)計(jì)工程師充分利用其卓越的靈活性、可重復(fù)編程性、功能性和出眾的高性能及高容量構(gòu)建了各種令人稱贊的創(chuàng)新型產(chǎn)品，使我們的日常生活
關(guān)鍵字： FPGA 案例

利用LabVIEW和CompactRIO開發(fā)慣性檢管器

挑戰(zhàn):尋找石油或者天然氣管道的參考位置，并確保空間誤差小于1米解決方案:通過使用LabVIE...
關(guān)鍵字： FPGA LabVIEW CompactRIO 慣性檢管器

采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用

采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用,提出一種設(shè)備冗余的系統(tǒng)設(shè)計(jì)方法，為系統(tǒng)的故障檢測(cè)和切換技術(shù)提供了一種解決方案。利用此方法設(shè)計(jì)了雙冗余CAN 總線板卡以及在Window s XP 系統(tǒng)下的WDM 驅(qū)動(dòng)。該模塊工作穩(wěn)定，數(shù)據(jù)傳輸可靠，冗余切換切實(shí)可行。并可依據(jù)實(shí)際使用要求在線修改定時(shí)查詢時(shí)間。這種冗余實(shí)現(xiàn)方法在提高設(shè)備可靠性方面具有一定的實(shí)用價(jià)值。
關(guān)鍵字： FPGA

基于FPGA參數(shù)關(guān)聯(lián)比較器的預(yù)分選器設(shè)計(jì)

引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號(hào)日趨密集，新體制雷達(dá)不斷出現(xiàn)，雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化，因...
關(guān)鍵字： FPGA 預(yù)分選器關(guān)聯(lián)比較器

利用電源模塊簡(jiǎn)化設(shè)計(jì)減少元件數(shù)量和空間需求

　工程師和設(shè)計(jì)人員為了滿足產(chǎn)品的最后期限要求,需要始終將重點(diǎn)放在最重要的核心架構(gòu)系統(tǒng)設(shè)計(jì)方面。采用FPGA、DSP或微處理器設(shè)計(jì)是設(shè)計(jì)的關(guān)鍵部分,也最花費(fèi)時(shí)間。系統(tǒng)級(jí)設(shè)計(jì)人員可以通過將主要精力集中于系統(tǒng)設(shè)計(jì)而受
關(guān)鍵字：電源 DC-DC FPGA DSP

自動(dòng)售貨機(jī)控制模塊VHDL程序設(shè)計(jì)及FPGA實(shí)現(xiàn)

近年來,隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展,EDA（ElectronicDesignAutomatio...
關(guān)鍵字： EDA FPGA VHDL Quartus

利用FPGA來實(shí)現(xiàn)RC6算法的設(shè)計(jì)與研究

利用FPGA來實(shí)現(xiàn)RC6算法的設(shè)計(jì)與研究,引言　　RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國(guó)國(guó)家標(biāo)準(zhǔn)局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計(jì)的，以更好地符合AES的要求，且提高了安全性，增強(qiáng)了性能。根據(jù)AES的要求，一
關(guān)鍵字：設(shè)計(jì) 研究算法 RC6 FPGA 實(shí)現(xiàn) 利用

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù)

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù),隨著設(shè)計(jì)復(fù)雜性增加，傳統(tǒng)的綜合方法面臨越來越大的挑戰(zhàn)。為此，Synplicity公司開發(fā)了同時(shí)適用于FPGA或 ASIC設(shè)計(jì)的多點(diǎn)綜合技術(shù)，它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢(shì)，能提供高結(jié)
關(guān)鍵字：綜合技術(shù) 設(shè)計(jì) FPGA ASIC 面向

基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究

基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究,　1、引言　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國(guó)家和地區(qū)共300多名科學(xué)家參加的大型國(guó)際合作項(xiàng)目。它是國(guó)際空間站上唯一大型物理實(shí)驗(yàn)，是人類第
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 研究糾錯(cuò) 存儲(chǔ)器 FPGA 空間基于

一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究

一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究,超聲波是一種機(jī)械波，機(jī)械振動(dòng)與波動(dòng)是超聲波探傷的物理基礎(chǔ)。超聲波在媒介中傳播，有波的疊加、反射、折射、透射、衍射、散射及吸收衰減等特性，一般遵循幾何光學(xué)的原則。A超探傷儀采用幅度調(diào)制（Amplitude Modulat
關(guān)鍵字：系統(tǒng) 研究探傷數(shù)字式 FPGA 基于

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案,　1 引言　　在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì)（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計(jì)方案以FPGA為核心器件，制作
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 方案發(fā)送傳輸 FPGA 視頻基于

具有低功耗意識(shí)的FPGA設(shè)計(jì)方法

具有低功耗意識(shí)的FPGA設(shè)計(jì)方法,　工業(yè)、汽車電子、軍事, 甚至商業(yè)類客戶都會(huì)對(duì)系統(tǒng)的溫度和運(yùn)行模式的概況有規(guī)定。這些概況指引我們?cè)谠O(shè)計(jì)時(shí)要注意哪些地方以及精力該如何分配。IGLOO器件的低功耗工藝和硅片設(shè)計(jì)由Actel來保證，用戶所要關(guān)注的是：
關(guān)鍵字：設(shè)計(jì) 方法 FPGA 意識(shí) 功耗具有

基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案

基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案,引言　　隨著集成電路的發(fā)展，利用大規(guī)模集成電路來完成各種高速、高精度電子儀器的設(shè)計(jì)已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡(jiǎn)單、性能可靠、測(cè)量精確且易于調(diào)試。本文采用AlteraCyclon
關(guān)鍵字：設(shè)計(jì) 方案測(cè)量?jī)x 相位 FPGA 高精度基于

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析,　Verilog HDL　　優(yōu)點(diǎn)：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢(shì)。　　缺點(diǎn)：很多錯(cuò)誤在編譯的時(shí)候不能被發(fā)現(xiàn)?！　HDL　　優(yōu)點(diǎn)：語法嚴(yán)謹(jǐn)，層次結(jié)構(gòu)清晰。　　缺點(diǎn)：熟悉時(shí)間長(zhǎng)，不夠靈
關(guān)鍵字：比較分析 FPGA VHDL HDL Verilog

共6387條 287/426 |‹ « 285 286 287 288 289 290 291 292 293 294 » ›|

avant fpga介紹

您好，目前還沒有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。創(chuàng)建詞條

avant fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

avant fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

avant fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

avant fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();