<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> avant fpga

          一種基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計

          • 0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜,信號日趨密集,新體制雷達(dá)不斷出現(xiàn),雷達(dá)信號的各個參數(shù)以各種規(guī)律變化,...
          • 關(guān)鍵字: FPGA  雷達(dá)信號  雷達(dá)脈沖預(yù)分選器  

          基于FPGA的語音錄制與回放系統(tǒng)

          • 系統(tǒng)用FPGA實(shí)現(xiàn)了I2C總線控制器,以Altera公司的NiosⅡ嵌入式軟處理器為核心,結(jié)合高品質(zhì)數(shù)字信號音頻編/解碼芯片WM8731成功地實(shí)現(xiàn)了語音的錄制及回放功能,同時利用Matlab 7.O.4軟件對所采集的語音數(shù)據(jù)進(jìn)行仿真。系統(tǒng)采用SoPC技術(shù),自行設(shè)計采集模塊和I2C協(xié)議驅(qū)動模塊,并通過AWALON總線掛裁在Nios軟核上實(shí)時高速采集與回放。實(shí)踐表明,系統(tǒng)具有集成度高,穩(wěn)定性好,實(shí)時性強(qiáng)的特點(diǎn)。
          • 關(guān)鍵字: FPGA  語音  回放系統(tǒng)    

          基于FPGA的PCI總線串口卡設(shè)計

          • 為了方便外部設(shè)備與計算機(jī)進(jìn)行串口通信,提出一種基于FPGA的PCI總線串口卡設(shè)計。利用Altera公司的FPGA芯片EP1C6SQ240實(shí)現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實(shí)現(xiàn)PCI接口、UART的方法,將PCI接口、UART的核心功能集中在FPGA上,使整個設(shè)計緊湊、小巧。該設(shè)計符合PCI 2.2規(guī)范,傳輸速率高,可廣泛應(yīng)用于各類測試設(shè)備、工廠自動化、有線通信等領(lǐng)域。
          • 關(guān)鍵字: FPGA  PCI  總線  串口    

          基于中檔FPGA多相濾波器的設(shè)計實(shí)現(xiàn)

          • 基于中檔FPGA多相濾波器的設(shè)計實(shí)現(xiàn), 在現(xiàn)代電子系統(tǒng)中,到處都可以看到數(shù)字信號處理( DSP )的應(yīng)用,從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(有大量的抽頭),濾波器的響應(yīng)越好。然而這
          • 關(guān)鍵字: 設(shè)計  實(shí)現(xiàn)  濾波器  多相  FPGA  基于  

          基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計

          • 基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計, PCIE(PCI express)是用來互聯(lián)諸如計算機(jī)和通信平臺應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點(diǎn),采用與PCI相同的使用模型和讀/寫通信模型,支持各種常見的事務(wù)。其存
          • 關(guān)鍵字: 擴(kuò)展  設(shè)計  總線  PCIE  FPGA  基于  

          FPGA 28納米市場戰(zhàn)火升溫 晶圓代工巨頭激烈角逐

          •   可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉 (Altera)先后推出28納米FPGA產(chǎn)品,不僅使FPGA市場戰(zhàn)火升溫,也讓晶圓代工市場激烈角逐,在Xilinx首度與臺積電攜手合作后,Altera在28納米產(chǎn)品的布局上亦相當(dāng)積極,近期亦展示在28納米 FPGA平臺上的25-Gbps收發(fā)器,F(xiàn)PGA雙雄的激烈競賽,預(yù)料臺積電將成為最大受惠者。   Altera指出,在28納米FPGA中展示25-Gbps收發(fā)器,是收發(fā)器產(chǎn)品的里程碑,該芯片是Altera用于在28納米FPGA上,
          • 關(guān)鍵字: Xilinx  FPGA  28納米  

          FPGA 是實(shí)現(xiàn)綠色搜索技術(shù)的關(guān)鍵

          • 無論為數(shù)以百萬計的用戶搜索請求提供服務(wù)還是處理超大量的信息,都需要數(shù)量龐大的計算資源,進(jìn)而消耗大量能源。事實(shí)上,用于計算與冷卻的能耗費(fèi)用是數(shù)據(jù)中心運(yùn)營的最大成本 [1]。隨著數(shù)據(jù)中心的數(shù)量和規(guī)模不斷增長,
          • 關(guān)鍵字: FPGA  綠色搜索技術(shù)    

          基于FPGA的??臻g管理器的研究和設(shè)計

          • 摘 要: 提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu),使堆??臻g最小化。采用VHDL硬件語言,在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動檢驗(yàn)功能的??臻g管理器。??臻g管理器由不同功能的邏輯模塊組成,主要闡
          • 關(guān)鍵字: FPGA  棧空間  管理器    

          基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計

          • 摘 要: 為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求,基于FPGA設(shè)計了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS,從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號。系統(tǒng)中
          • 關(guān)鍵字: FPGA  恒溫晶振  頻率校準(zhǔn)  系統(tǒng)    

          基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

          • 基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法,分頻器是數(shù)字系統(tǒng)設(shè)計中的基本電路,根據(jù)不同設(shè)計的需要,我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有時要求等占空比,有時要求非等占空比。在同一個設(shè)計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)
          • 關(guān)鍵字: 實(shí)現(xiàn)  方法  多種  FPGA  VHDL  基于  

          基于VHDL 的矩陣鍵盤及顯示電路設(shè)計

          • 摘 要:為了有效防止機(jī)械式鍵盤按鍵抖動帶來的數(shù)據(jù)錯誤,這里在Quartus Ⅱ開發(fā)環(huán)境下,采用VHDL 語言設(shè)計了一種能夠?qū)C(jī)械式4 times;4 矩陣鍵盤的按鍵值依次顯示到8 個7 段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結(jié)果表
          • 關(guān)鍵字: FPGA/ CPLD   鍵盤  電路  

          賽靈思聯(lián)手四川虹視成立FPGA聯(lián)合實(shí)驗(yàn)室

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司,2010年9月14日宣布與四川虹視顯示技術(shù)有限公司(簡稱四川虹視)在成都高新區(qū)共同成立FPGA聯(lián)合實(shí)驗(yàn)室, 致力于推動虹視公司最新的OLED產(chǎn)品技術(shù)研發(fā),賽靈思全球消費(fèi)市場總監(jiān)Harry Raftopoulos,高級技術(shù)市場經(jīng)理酆毅,四川虹視總經(jīng)理郎豐偉,技術(shù)總監(jiān)文東星、產(chǎn)品研發(fā)中心部長田朝勇等出席了簽字揭牌儀式。   根據(jù)雙方當(dāng)天簽署的協(xié)議,賽靈思公司計劃向四川虹視提供技術(shù)培訓(xùn),以及多套開發(fā)工具,如Spartan®-6 消費(fèi)視頻開發(fā)套件,Spart
          • 關(guān)鍵字: 賽靈思  FPGA  

          FPGA全局時鐘資源相關(guān)原語及其使用

          • FPGA全局時鐘資源一般使用全銅層工藝實(shí)現(xiàn),并設(shè)計了專用時鐘緩沖與驅(qū)動結(jié)構(gòu),從而使全局時鐘到達(dá)芯片內(nèi)部的...
          • 關(guān)鍵字: FPGA  全局時鐘  BUFG  

          基于FPGA的雙通道旋轉(zhuǎn)變壓器測角系統(tǒng)

          • 提出了一種基于FPGA的雙通道旋轉(zhuǎn)變壓器測角電路設(shè)計方案,通過FPGA來控制AD2S82A、AD2S80A的解碼和同步問題。同時用FPGA對轉(zhuǎn)換后數(shù)據(jù)進(jìn)行誤差補(bǔ)償和組合,以及二進(jìn)制角度值的轉(zhuǎn)換,提高了整個系統(tǒng)的集成度和可靠度。整個電路在Altium Designer 9.O設(shè)計環(huán)境下設(shè)計實(shí)現(xiàn)。采用Altera公司的EP2C35F484C6型FPGA芯片進(jìn)行FPGA部分的仿真,實(shí)驗(yàn)和仿真的結(jié)果很好地實(shí)現(xiàn)了該方案的設(shè)計功能,并滿足高精度、高速度轉(zhuǎn)換的設(shè)計要求。
          • 關(guān)鍵字: FPGA  雙通道  測角系統(tǒng)  旋轉(zhuǎn)變壓器    

          基于FPGA的復(fù)數(shù)浮點(diǎn)協(xié)方差矩陣實(shí)現(xiàn)

          • 基于FPGA的協(xié)方差矩陣運(yùn)算的實(shí)現(xiàn)大多采用的是定點(diǎn)計算方式,在運(yùn)算過程中,存在數(shù)據(jù)處理動態(tài)范圍小,容易溢出,截斷誤差等問題。加之以空間譜估計為研究背景的協(xié)方差矩陣運(yùn)算,大多得到的是針對特殊陣列模型的實(shí)對稱矩陣,不具備通用性。針對定點(diǎn)運(yùn)算的不足和該運(yùn)算的適用范圍,研究了浮點(diǎn)運(yùn)算和復(fù)數(shù)運(yùn)算的特點(diǎn),提出了基于復(fù)數(shù)矢量的浮點(diǎn)協(xié)方差運(yùn)算的FPGA實(shí)現(xiàn)方案。在Altera\stratix\EP1S20F780C7中的仿真和調(diào)試結(jié)果表明了該方案的有效性。
          • 關(guān)鍵字: FPGA  浮點(diǎn)  協(xié)方差矩陣    
          共6387條 300/426 |‹ « 298 299 300 301 302 303 304 305 306 307 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();