<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> avant fpga

avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商

　　萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個(gè)亞太地區(qū)代理萊迪思產(chǎn)品。　　Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷售和工程師團(tuán)隊(duì)對于可編程邏輯技術(shù)非常了解。萊
關(guān)鍵字：萊迪思 FPGA PLD 可編程時(shí)鐘電源管理器件

基于FPGA的圖像裁剪電路的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了一種基于FPGA的圖像裁剪電路的設(shè)計(jì)方法，利用像素的抽取改變圖像的分辨率，從而達(dá)到圖像裁剪的效果。與傳統(tǒng)的方法相比，這種方法簡單易行，開發(fā)成本低，圖像的清晰度能滿足一定的要求。此方法數(shù)據(jù)處
關(guān)鍵字： FPGA 圖像裁剪電路

基于FPGA的雙口RAM與PCI9O52接口設(shè)計(jì)

摘要：為了解決PCI9052和雙口RAM之間讀寫時(shí)序不匹配的問題，本設(shè)計(jì)采用可編程器件來實(shí)現(xiàn)它們之間的接口電路。此電路可以使系統(tǒng)更加緊湊。核心邏輯部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，使控制邏輯直觀簡單，提高了設(shè)計(jì)效率。
通
關(guān)鍵字： FPGA PCI9 RAM PCI

一種基于FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)

引言隨著信息化和數(shù)字化的發(fā)展，現(xiàn)在社會(huì)中人們的生活變得更加豐富多彩，生活更加便利。但是有一種...
關(guān)鍵字： FPGA 智能導(dǎo)盲犬

甚于ARM和FPGA的全彩獨(dú)立視頻LED系統(tǒng)

目前，顯示屏按數(shù)據(jù)的傳輸方式主要有兩類:一類是采用與計(jì)算機(jī)顯示同一內(nèi)容的實(shí)時(shí)視頻屏;另一類為通過USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨(dú)立視頻源顯示屏，若采用無線通信方式，還可以隨時(shí)更新顯示內(nèi)容，靈
關(guān)鍵字：視頻 LED 系統(tǒng) 獨(dú)立全彩 ARM FPGA 甚于

基于IPTV系統(tǒng)中的FPGA供電問題解

IPTV視頻廣播中采用FPGA作為編碼和解碼平臺(tái)的好處是明顯的。然而，為FPGA供電可能是一個(gè)挑戰(zhàn)，而采用根據(jù)電源要求設(shè)計(jì)的專用電源管理器件，如MIC68200，將極大地縮短新系統(tǒng)的上市時(shí)間。
關(guān)鍵字：供電問題 FPGA 系統(tǒng) IPTV 基于通信協(xié)議

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從
關(guān)鍵字：接口設(shè)計(jì) USB 系統(tǒng) 嵌入式 FPGA

FPGA 協(xié)處理的進(jìn)展

對許多包含并行性或可流水化的算法而言，由于裕量連接帶寬可實(shí)現(xiàn)用戶自定義的數(shù)據(jù)通路，這樣，邏輯可在一個(gè)時(shí)鐘周期內(nèi)訪問存儲(chǔ)器或訪問另一個(gè)邏輯塊的結(jié)果，從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預(yù)先確定的用以實(shí)現(xiàn)不同功能的邏輯塊集合，所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來實(shí)現(xiàn)器件資源的最佳利用。
關(guān)鍵字：進(jìn)展處理 FPGA 交換

基于高速幀同步和相位模糊估計(jì)法的FPGA實(shí)現(xiàn)

數(shù)字通信中的消息數(shù)字流總是用若干碼元組成一個(gè)“字”，又用若干“字”組成一“句”。因此，在接收這些數(shù)字...
關(guān)鍵字： FPGA 高速幀同步相位模糊估計(jì) 信號(hào) 調(diào)制 PSK

Altera Stratix IV GT FPGA與QSFP實(shí)現(xiàn)互操作性

　　Altera 公司今天宣布其Stratix® IV GT FPGA 實(shí)現(xiàn)了與Avago公司的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器，設(shè)計(jì)人員現(xiàn)在可以運(yùn)用 FPGA 的靈活性和性能優(yōu)勢在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件，從而增加總系統(tǒng)帶寬。　　QSFP 是一些計(jì)算及電信應(yīng)用中使用的高性能交換機(jī)、路
關(guān)鍵字： Altera FPGA Stratix QSFP

基于FPGA的DDS設(shè)計(jì)

摘要：利用現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Ahera公司
關(guān)鍵字： FPGA DDS

基于FPGA的時(shí)間間隔測量模塊設(shè)計(jì)

摘要：介紹一種基于FPGA技術(shù)的時(shí)間間隔測量方法，通過分析FPGA的主要技術(shù)優(yōu)勢及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選用的軟件并進(jìn)行軟件設(shè)計(jì)。描述
關(guān)鍵字： FPGA 時(shí)間間隔測量模塊設(shè)計(jì)

FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

摘要：提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺(tái)的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺(tái)的系統(tǒng)構(gòu)建。該通信平臺(tái)可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)
關(guān)鍵字： Profibus-DP FPGA ARM 通信

基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

摘要：討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法，該算法基于m序列本原多項(xiàng)式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_發(fā)平臺(tái)，并
關(guān)鍵字： FPGA 偽隨機(jī)序列發(fā)生器

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
關(guān)鍵字： FPGA 芯片高速數(shù)據(jù) 采集

共6387條 324/426 |‹ « 322 323 324 325 326 327 328 329 330 331 » ›|

avant fpga介紹

您好，目前還沒有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。創(chuàng)建詞條

avant fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

avant fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

avant fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

avant fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();