c++builder 文章進(jìn)入c++builder技術(shù)社區(qū)

如何將匯編語言與C語言整合至DSP

本文將討論如何將匯編語言程序代碼整合到C語言中，以最大化性能以及程序設(shè)計(jì)人員生產(chǎn)力，內(nèi)容涵蓋了編譯器慣例(...
關(guān)鍵字： C 匯編 DSP

基于C++ Builder的自動變速器電控單元實(shí)車試驗(yàn)數(shù)據(jù)采集系統(tǒng)

摘要　本文闡述了基于Borland C++ Builder開發(fā)的自動變速器電控單元（ECU）實(shí)車試驗(yàn)的數(shù)據(jù)采集系統(tǒng)，通過對系統(tǒng)硬件結(jié)構(gòu)、軟件編制核心步驟的描述，詳細(xì)介紹了系統(tǒng)的開發(fā)過程。本數(shù)據(jù)采集系統(tǒng)為自動變速器電控單元的開發(fā)提供了重要的測試平臺。關(guān)鍵詞　C++ Builder，電控單元，數(shù)據(jù)采集，液力自動變速器　　1 引言　　液力自動變速器是將車速和節(jié)氣門開度等車輛的狀態(tài)信號作為電控單元(ECU)的輸入信號，經(jīng)電控單元識別判斷處理后，根據(jù)換檔規(guī)律，發(fā)出信號給相應(yīng)電磁閥，利用電磁閥控制油壓回路
關(guān)鍵字： ECU C++ Builder 電控單元數(shù)據(jù)采集液力自動變速器

Cadence推出C-to-Silicon Compiler

　　加州圣荷塞，2008年7月15日——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種
關(guān)鍵字： Cadence SoC C-to-Silicon Compiler 半導(dǎo)體

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費(fèi)電子、無
關(guān)鍵字： Cadence C-to-Silicon Compiler

Altera發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0

　　面向高性能數(shù)字信號處理(DSP)設(shè)計(jì)，Altera公司發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0。該技術(shù)使DSP設(shè)計(jì)人員第一次能夠自動生成基于高級Simulink設(shè)計(jì)描述的時(shí)序優(yōu)化RTL代碼。借助這一新的DSP Builder，設(shè)計(jì)人員在幾分鐘內(nèi)就可以實(shí)現(xiàn)接近峰值FPGA性能的高性能設(shè)計(jì)。和手動優(yōu)化HDL代碼需要數(shù)小時(shí)甚至數(shù)天時(shí)間相比，這大大提高了效能。　　The MathWorks信號處理和通信市場總監(jiān)Ken Karnofsky評論說：“DSP Builder是第二
關(guān)鍵字： Altera DSP Builder RF 嵌入式

R&S電視分析儀ETL增添MPEG-2分析功能

　　R&S電視分析儀ETL最新推出了MPEG2分析選件，用于在線的MPEG2信號分析。到目前為止，該電視分析儀融入了RF信號解調(diào)分析、MPEG-2分析和完整頻譜儀功能，成為一個(gè)通用測試平臺。該方案為運(yùn)營商提供了一個(gè)工具，可以在有線前端或發(fā)射機(jī)機(jī)房利用一臺設(shè)備完成所有必須的測試，而且無論是做系統(tǒng)搭建還是做系統(tǒng)維護(hù)。作為發(fā)射機(jī)和調(diào)制器的生產(chǎn)廠商而言，ETL是做質(zhì)量檢測和控制的理想工具，它支持ATSC、DVB-T/H、DTMB、DAB以及DVB-C數(shù)字標(biāo)準(zhǔn)以及所有模擬電視標(biāo)準(zhǔn)。　　詳情請見http:
關(guān)鍵字： RF MPEG2 R&S ATSC DVB-T/H DTMB DVB-C

基于OTA的有源Gm-C復(fù)數(shù)帶通濾波器的設(shè)計(jì)

在射頻前端芯片的設(shè)計(jì)中，高集成度成為設(shè)計(jì)師們關(guān)注的焦點(diǎn)。就目前射頻前端芯片來說，實(shí)現(xiàn)中頻濾波器的片上集成是提高芯片集成度的最有效手段，有源Gm-C濾波器就是一種可集成具有較高性能的濾波器。

Gm-C濾波器的實(shí)現(xiàn)方式有很多種，常見的結(jié)構(gòu)主要有Biquad結(jié)構(gòu)、Gyrator結(jié)構(gòu)和Leapfrog結(jié)構(gòu)。Biquad結(jié)構(gòu)簡單，易于調(diào)諧，但是階數(shù)較低，Q值不夠高，一般在3左右。Leapfrog結(jié)構(gòu)受Gm單元直流偏移的影響很小，但是設(shè)計(jì)過程較為繁瑣。本文采用Gyrator結(jié)構(gòu)，其實(shí)現(xiàn)方法簡單，
關(guān)鍵字： Gm-C OTA 有源帶通濾波器

基于DSP Builder的14階FIR濾波器的設(shè)計(jì)

數(shù)字濾波器在數(shù)字信號處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號進(jìn)行數(shù)學(xué)運(yùn)算處理來達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計(jì) FIR Builder DSP 基于

Altera為SOPC Builder工具推出32位V1 ColdFire軟核

　　為幫助系統(tǒng)級設(shè)計(jì)人員在FPGA軟核處理器上有更多的選擇，Altera公司(NASDAQ: ALTR)今天宣布，F(xiàn)reescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統(tǒng)級設(shè)計(jì)，設(shè)計(jì)人員現(xiàn)在使用SOPC Builder工具時(shí)，可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識產(chǎn)權(quán)(IP)模塊。　　SOPC Builder是獨(dú)特的A
關(guān)鍵字： Altera SOPC Builder 軟核 Freescale FPGA

基于μC/OSⅡ的分布式應(yīng)急電源控制系統(tǒng)設(shè)計(jì)

針對傳統(tǒng)應(yīng)急電源控制系統(tǒng)的局限性，結(jié)合DSP的資源優(yōu)勢以及源代碼公開的μC/OSII實(shí)時(shí)操作系統(tǒng)內(nèi)核的強(qiáng)健性，設(shè)計(jì)了基于DSP+μC/OS-Ⅱ的應(yīng)急電源控制系統(tǒng)。來進(jìn)一步滿足應(yīng)急電源高性能、高可靠性的要求。
關(guān)鍵字：控制系統(tǒng) 設(shè)計(jì) 應(yīng)急電源分布式 C/OS 基于

基于Hi2011的DVB-C機(jī)頂盒設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了數(shù)字電視機(jī)頂盒基本原理,然后設(shè)計(jì)了以Hi2011芯片為核心的DVB-C機(jī)頂盒的硬件架構(gòu),并分析了機(jī)頂盒的軟件實(shí)現(xiàn)問題,主要包括系統(tǒng)的軟件結(jié)構(gòu)、搜臺算法的實(shí)現(xiàn)和數(shù)據(jù)庫構(gòu)建等,其中重點(diǎn)講述了以Hi2011芯片為核心的DVB-C機(jī)頂盒的軟件體系結(jié)構(gòu)和軟件的設(shè)計(jì)與實(shí)現(xiàn)。
關(guān)鍵字： Hi2011 DVB-C 數(shù)字電視機(jī)頂盒軟件體系結(jié)構(gòu)

用數(shù)字隔離技術(shù)取代隔離放大器的應(yīng)用實(shí)例

進(jìn)行隔離是防止電流在兩個(gè)通訊點(diǎn)之間流動的一種方法。本文首先回顧了以前的隔離方法及其要素，然后回顧了數(shù)字...
關(guān)鍵字：隔離放大器電流源積分器低通濾波器輸出驅(qū)動開關(guān)電流 VOUT 電阻網(wǎng)絡(luò) R-C 熱電耦

無線生醫(yī)微機(jī)電C-反應(yīng)蛋白感測系統(tǒng)設(shè)計(jì)

　　生醫(yī)即時(shí)看護(hù)無線感測網(wǎng)絡(luò)為一種提升人類生活品質(zhì)的技術(shù)。在大多數(shù)先進(jìn)國家中，心血管疾病眾多死因之首，近年來血液中CRP濃度被發(fā)現(xiàn)與心血管疾病有相當(dāng)程度的關(guān)聯(lián)，故本作品將針對與CMOS相容微機(jī)電制程之CRP感測器結(jié)合無線生醫(yī)系統(tǒng)單晶片，達(dá)成無線傳輸CRP濃度之量測與分析。　　隨著科技進(jìn)步，人們也越來越重視生活品質(zhì)的提升。生醫(yī)即時(shí)看護(hù)無線感測網(wǎng)路即為一種提升人類生活品質(zhì)的技術(shù)。在大多數(shù)先進(jìn)國家中，心血管疾病為眾多死因之首，對于現(xiàn)代人來說，檢測此類疾病對維護(hù)健康相當(dāng)重要。近年來血液中CRP濃度被發(fā)現(xiàn)與心血
關(guān)鍵字： C-反應(yīng)蛋白感測系統(tǒng)

用Visual C++實(shí)現(xiàn)工控設(shè)備多線程控制程序

提出多線程工控制序中最適宜采用工作者線程和事件同步方式，并給出了一個(gè)通用的工控程序框架。　多線程技術(shù)的引入，不僅可以挖掘潛在的CPU空閑時(shí)間，而且還可以提高應(yīng)用程序的瓜速度，其優(yōu)點(diǎn)在有多個(gè)任務(wù)需要完成、有巨大數(shù)據(jù)流量的程序中反映得尤為明顯。而隨著Visual C++的引入，其靈活的線程實(shí)現(xiàn)機(jī)制使得程序員從繁瑣的Windows編程中解脫出來。關(guān)于多線程基本機(jī)理和實(shí)現(xiàn)方法近年來有許多文章介紹，這
關(guān)鍵字： Visual C++ 多線程

海思發(fā)布首款內(nèi)置QAM的超低功耗DVB-C單芯片

　　在CCBN2008展會上，半導(dǎo)體圍繞“雙向、增值、綠色、融合”主題，發(fā)布了業(yè)界最佳性價(jià)比全系列芯片解決方案，其中包括：全球首款內(nèi)置的超低功耗DVB-C單芯片Hi3110Q；針對中國DVB/IP雙模機(jī)頂盒的高集成度芯片Hi3560；針對地面、衛(wèi)星的MPEG2/MPEG4 /H.264標(biāo)清信源解碼芯片Hi3570；高性能DVB-C信道芯片Hi3130。　　Hi3110Q——全球首款內(nèi)置QAM的超低功耗DVB-C單芯片解決方案　　Hi3110Q
關(guān)鍵字：海思 DVB-C