cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

一種基于FPGA的SDRAM控制器設(shè)計(jì)

本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計(jì)方法。通過設(shè)置SDRAM的工作狀態(tài)，使其工作在猝發(fā)模式。在視頻時(shí)序信號控制下，用多行連續(xù)的SDRAM存儲空間，存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO，緩存一行視頻，在像素時(shí)鐘控制下，實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)的存儲和讀取。通過改變相關(guān)參數(shù)，能對所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點(diǎn)。在某型號的機(jī)載大屏顯示器系統(tǒng)中，用該SDRAM控制器實(shí)現(xiàn)了圖像的翻轉(zhuǎn)等功能，也驗(yàn)證了該控制器的實(shí)用性。 0引
關(guān)鍵字： FPGA SDRAM

一種基于FPGA實(shí)現(xiàn)高速異步FIFO的方案

現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大。一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來的一個(gè)問題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個(gè)問題的一種簡便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面，異步FIFO都得到廣泛的應(yīng)用。異步FIFO是一種先進(jìn)先出的電路，使用在數(shù)據(jù)接口部分，用來存儲、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時(shí)鐘之間周期和相位完全獨(dú)立，因而數(shù)據(jù)的丟失
關(guān)鍵字： FPGA FIFO

邁瑞醫(yī)療國際有限公司授予Altera最佳質(zhì)量獎，表彰其業(yè)界最好的FPGA技術(shù)、服務(wù)和支持

　　邁瑞醫(yī)療國際有限公司(NYSE: MR)是全球領(lǐng)先的醫(yī)療設(shè)備和解決方案供應(yīng)商、美國紐交所上市企業(yè)，授予了Altera公司(NASDAQ: ALTR) 2013年度“最佳質(zhì)量獎”。邁瑞公司總部設(shè)在中國深圳，主要業(yè)務(wù)集中在生命信息與支持、體外診斷、數(shù)字超聲、醫(yī)學(xué)影像四大領(lǐng)域。邁瑞公司贊賞Altera及時(shí)交付先進(jìn)的高性價(jià)比可編程邏輯解決方案，一直能夠滿足其高質(zhì)量、可靠性和服務(wù)需求?！　∵@是過去八年中Altera第五次獲得邁瑞公司的獎項(xiàng)，雙方建立了相互信賴的合作關(guān)系，提高了產(chǎn)品質(zhì)量，支持客戶取得成功。邁瑞公司
關(guān)鍵字： Altera FPGA 醫(yī)療邁瑞

基于FPGA的超聲電機(jī)驅(qū)動控制電路

摘要：針對直線超聲電機(jī)的特點(diǎn)，設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動控制器，以控制直線型超聲電機(jī)的速度和位移。該驅(qū)動控制器把CPU、DDS模塊以及光柵反饋計(jì)數(shù)模塊都集成在一片F(xiàn)PGA中，具有電子元件使用少，功耗低，易修改、易升級等特點(diǎn)，為超聲電機(jī)的各種運(yùn)動平臺提供了一個(gè)良好的閉環(huán)控制系統(tǒng)。超聲電機(jī)是一種新型微特電機(jī)，其工作原理是通過壓電材料的逆壓電效應(yīng)，使定子在超聲頻段微幅振動，依靠摩擦將振動轉(zhuǎn)換成動子的旋轉(zhuǎn)(直線)運(yùn)動。超聲電機(jī)具有體積小，重量輕、結(jié)構(gòu)緊
關(guān)鍵字： FPGA SOPC

Altera為下一代非易失FPGA提供早期使用軟件

　　Altera公司(Nasdaq: ALTR)今天宣布，為Altera最新的10代FPGA和SoC系列產(chǎn)品之一——MAX? 10 FPGA，提供Quartus? II beta軟件和早期使用文檔?；赥SMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件中采用了先進(jìn)的工藝，是革命性的非易失FPGA。提供軟件支持和產(chǎn)品文檔，客戶可以馬上開始他們的MAX 10 FPGA設(shè)計(jì)?！　ltera最近完成了首批MAX 10 FPGA投片，與TSMC合作將于201
關(guān)鍵字： Altera FPGA SoC

采用高性能SRAM提高DSP密集型應(yīng)用的性能

　　軍事與國防應(yīng)用極大地受益于數(shù)字信號處理器(DSP)，其廣泛應(yīng)用于雷達(dá)、軟件無線電(SDR)、靈巧彈藥與目標(biāo)探測系統(tǒng)、電子戰(zhàn)應(yīng)用、飛機(jī)成像以及眾多其它應(yīng)用。DSP借助其完美架構(gòu)提供的精確處理能力可以顯著提高性能。關(guān)鍵DSP功能包括實(shí)時(shí)信號處理、超高吞吐量與可重編程功能。本文介紹了如何采用高性能四倍數(shù)據(jù)速率(QDR)SRAM而使整體DSP系統(tǒng)性能至少提高兩倍(與使用SDRAM的傳統(tǒng)方法相比)的方法?！　?shù)字信號處理　　數(shù)字信號處理包含把信號轉(zhuǎn)換成數(shù)字形式后對其進(jìn)行處理的方法，如：雷達(dá)處理。雷達(dá)系統(tǒng)基本上是
關(guān)鍵字： DSP SDR FPGA

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

隨著嵌入式技術(shù)的飛速發(fā)展，對嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長的態(tài)勢，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場可編程門陣列FPGA經(jīng)過近20年的發(fā)展，到目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。 FPGA具有單片機(jī)和DSP無法比擬的優(yōu)勢，相對于單片機(jī)和DSP工作需要依靠其上運(yùn)行的軟件進(jìn)行，F(xiàn)PGA全部的控制邏輯是由延時(shí)更小的硬件來完成的。通用串行總線(USB)是現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢，是解決計(jì)算機(jī)與外設(shè)連接瓶頸的有效手段，USB2.O版本在原先的版本
關(guān)鍵字： FPGA FPGA

京微雅格推出國內(nèi)首款低功耗FPGA芯片CME-HR（黃河）系列

　　日前，京微雅格(北京)科技有限公司宣布適時(shí)推出了黃河系列CAP(可編程應(yīng)用平臺)HR系列，以迎合低功耗，小封裝及靈活的應(yīng)用場景需求?！　?jù)京微雅格產(chǎn)品市場總監(jiān)竇祥峰介紹，其產(chǎn)品特點(diǎn)如下： CME-HR系列低功耗FPGA采用40納米臺聯(lián)電低功耗工藝，靜態(tài)最低功耗可達(dá)35.2uW，最小封裝WLCSP16僅1.5mm*1.5mm?！　≡撓盗挟a(chǎn)品主要面向手持類或其它移動便攜式終端與設(shè)備的相關(guān)應(yīng)用領(lǐng)域，該領(lǐng)域要求具備遠(yuǎn)程升級、動態(tài)配置和功耗管理等功能，滿足LTE及未來的5G智能手機(jī)、便攜式智能終端(Tablet
關(guān)鍵字：京微雅格 CAP FPGA

基于CPLD的電磁扳機(jī)控制儀設(shè)計(jì)

引言靶場測試領(lǐng)域中槍械的擊發(fā)是一個(gè)重要的環(huán)節(jié)。傳統(tǒng)的槍械擊發(fā)采用人工方式，即射擊人員聽到射擊指令后手工扣動槍械扳機(jī)進(jìn)行擊發(fā)，這種方式存在兩方面的問題：其一，無法保證安全性。人員操作時(shí)有可能由于疲勞或者聽錯指令進(jìn)行了誤操作，則可能造成靶道內(nèi)人員安全事故，而在有些應(yīng)用場合，如防彈頭盔穿甲實(shí)驗(yàn)，射擊人員必須面對防彈頭盔進(jìn)行射擊，彈頭有可能反彈回來傷及射擊人員。上述兩種安全事故在國內(nèi)靶場都曾發(fā)生過。其二，隨著靶場測試技術(shù)的不斷發(fā)展，靶場測試所用的設(shè)備種類越來越多，精度也越來越高，因此，不同的測試設(shè)備如何保持一
關(guān)鍵字： CPLD RS232

一種基于CPLD的步進(jìn)電機(jī)驅(qū)動模塊設(shè)計(jì)及實(shí)現(xiàn)

0引言數(shù)控技術(shù)是以數(shù)字量編程實(shí)現(xiàn)控制機(jī)械或其他設(shè)備自動工作的技術(shù)，數(shù)控機(jī)床就是采用了數(shù)控技術(shù)的機(jī)床，或者說裝備了數(shù)控系統(tǒng)的機(jī)床。機(jī)床數(shù)控系統(tǒng)主要由幾個(gè)部分組成：零件加工程序的輸入、數(shù)據(jù)處理、插補(bǔ)計(jì)算和運(yùn)動機(jī)構(gòu)的控制。本文主要介紹最后一個(gè)部分運(yùn)動機(jī)構(gòu)的控制，即如何控制電機(jī)的動作。可選的電機(jī)有很多種，在這里我們選擇步進(jìn)電機(jī)。步進(jìn)電機(jī)是數(shù)字控制電機(jī)，是一種將電脈沖轉(zhuǎn)換成角位移的精密執(zhí)行元件。它的旋轉(zhuǎn)是以固定的角度一步一步運(yùn)行的，每給步進(jìn)電機(jī)發(fā)一個(gè)脈沖電機(jī)就旋轉(zhuǎn)一個(gè)固定的角度，只要脈沖數(shù)發(fā)的正確，電機(jī)就能
關(guān)鍵字： CPLD 步進(jìn)電機(jī)

一種基于CPLD的溫度測試系統(tǒng)設(shè)計(jì)

1 系統(tǒng)設(shè)計(jì)方案 1.1 動態(tài)存儲測試所謂存儲測試技術(shù)，是指在對被測對象無影響或影響在允許范圍的條件下，在被測體內(nèi)置入微型存儲測試儀器，現(xiàn)場實(shí)時(shí)完成信息快速采集與存儲，事后回收記錄儀，由計(jì)算機(jī)處理和再現(xiàn)被測信息的一種動態(tài)測試技術(shù)。 1.2 測試系統(tǒng)總體設(shè)計(jì) 本次設(shè)計(jì)的溫度測試系統(tǒng)，主要是利用CPLD來實(shí)現(xiàn)。溫度傳感器將外界溫度信號轉(zhuǎn)換為微弱的電壓信號，通過模擬電路部分將輸入信號進(jìn)行放大和濾波，再經(jīng)過A/D轉(zhuǎn)化電路把模擬信號轉(zhuǎn)換為數(shù)字信號，然后經(jīng)過FIFO存入存儲器，計(jì)算機(jī)通過接口電路對數(shù)據(jù)進(jìn)行讀
關(guān)鍵字： CPLD FIFO

一種基于DSP與FPGA的高速通信接口設(shè)計(jì)方案

在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實(shí)時(shí)信號處理系統(tǒng)的應(yīng)用越來越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號處理領(lǐng)域。同時(shí)在這類實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈
關(guān)鍵字： DSP FPGA

一款基于DSP和CPLD的低壓斷路器智能控制器設(shè)計(jì)

0 引言智能電網(wǎng)的發(fā)展，對低壓電器的智能化提出了較高的要求，目前國內(nèi)使用較多的小型斷路器的智能化穩(wěn)定性不夠，在于其體積較小，將信號采集電路、動作執(zhí)行和智能脫扣器都安裝在本體內(nèi)，開關(guān)內(nèi)的強(qiáng)電場產(chǎn)生的電磁干擾和高溫，使得斷路器可靠性降低。本文介紹的智能控制器脫離于斷路器本體，并且能夠連接多個(gè)斷路器，實(shí)現(xiàn)對多個(gè)斷路器的監(jiān)控。 1 控制器的總體結(jié)構(gòu) 群組智能控制器的核心采用DSP 芯片，輔以CPLD EPM3128芯片來實(shí)現(xiàn)鍵盤和液晶的時(shí)序邏輯，減少擴(kuò)展芯片帶來的體積問題，外圍電路主要包括信號調(diào)理電路和脫
關(guān)鍵字： DSP CPLD

一種基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì)

CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)。在超高速領(lǐng)域和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用，日前的CPLD普遍基于E2PROM和Flash電可擦除技術(shù)，可實(shí)現(xiàn)100次以上擦寫循環(huán)。 CPLD選擇及其擴(kuò)展模塊的設(shè)計(jì) 由于A是3.3v電平供電的，所以CPLD我們也選擇3.3v電平供電的XL型號。XC95144XL是Xilinx公司 XC9500系列的一種。它
關(guān)鍵字： CPLD DSP

基于FPGA的自適應(yīng)均衡器算法實(shí)現(xiàn)

摘要：近年來，自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛，利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn)，本文闡述了自適應(yīng)均衡器的原理并對其進(jìn)行改進(jìn)。最后使用FPGA芯片和Verilog HDL設(shè)計(jì)實(shí)現(xiàn)了自適應(yīng)均衡器并仿真驗(yàn)證了新方法的有效性。信道均衡技術(shù)(Channel equalization)是指為了提高衰落信道中的通信系統(tǒng)的傳輸性能而采取的一種抗衰落措施。它主要是減小信道的多徑時(shí)延帶來的碼間串?dāng)_(ISI)問題。其原理是對信道或整個(gè)傳輸系統(tǒng)特性進(jìn)行
關(guān)鍵字： FPGA LMS