<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          Altera推出Quartus? II軟件12.1版

          • Altera公司 (Nasdaq: ALTR) 日前宣布,推出Quartus? II軟件12.1版——在CPLD、FPGA、SoC FPGA和HardCopy? ASIC設(shè)計(jì)方面,性能和效能在業(yè)界首屈一指的設(shè)計(jì)套裝軟件。這一最新版軟件進(jìn)一步簡化傳統(tǒng)的硬件開發(fā)任務(wù),增強(qiáng)了Quartus II軟件的高級(jí)設(shè)計(jì)環(huán)境,因此,用戶提高了效能,同時(shí)全面受益于Altera器件的各種前沿功能。
          • 關(guān)鍵字: Altera  Quartus  FPGA  DSP  

          基于FPGA的多通道頻率檢測技術(shù)方案

          • 0 引言  在數(shù)字接收機(jī)的各種參數(shù)中,頻率是最重要的參數(shù)之一,它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。傳統(tǒng)的順序測頻技術(shù)一般通過對接收機(jī)頻帶的掃描,對頻域進(jìn)行連續(xù)取樣。該方法原理簡單,技術(shù)成
          • 關(guān)鍵字: FPGA  多通道  頻率  檢測技術(shù)    

          Synopsys全新原型驗(yàn)證解決方案將系統(tǒng)性能提高3倍

          • 提供應(yīng)用于芯片和電子系統(tǒng)加速創(chuàng)新的軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc., 納斯達(dá)克股票市場代碼:SNPS)日前宣布:該公司推出其Synopsys HAPS?-70系列基于FPGA的原型驗(yàn)證系統(tǒng),從而擴(kuò)展了其HAPS產(chǎn)品線以應(yīng)對系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)的不斷增加的規(guī)模及復(fù)雜度。
          • 關(guān)鍵字: Synopsys  FPGA  HAPS-70  

          Altera與Northwest Logic開發(fā)RLDRAM 3存儲(chǔ)器接口解決方案

          • Altera公司 (NASDAQ: ALTR)與FPGA高性能知識(shí)產(chǎn)權(quán)(IP)內(nèi)核領(lǐng)先供應(yīng)商N(yùn)orthwest Logic日前宣布,開始提供硬件成熟的1,600 Mbps低延時(shí)DRAM (RLDRAM?) 3存儲(chǔ)器接口解決方案,可用于其高端28 nm Stratix? V FPGA。
          • 關(guān)鍵字: Altera  FPGA  存儲(chǔ)器  

          德州儀器推出帶有數(shù)字解調(diào)器的超聲波模擬前端

          • 日前,德州儀器 (TI) 宣布推出首款集成數(shù)字 I/Q 解調(diào)及抽取功能的模擬前端 (AFE),可降低超聲波系統(tǒng)與超聲波應(yīng)用(諸如聲納與非破壞性測試等)對 FPGA 處理的要求。除了集成片上數(shù)字 I/Q 解調(diào)之外,AFE5809 還集成連續(xù)波多普勒 (CWD) 處理器以支持片上血液流速測量,可降低醫(yī)療超聲波設(shè)備的材料清單 (BOM) 成本。
          • 關(guān)鍵字: TI  嵌入式  FPGA  

          向20nm沖刺 FPGA跨入嶄新階段

          •   大約在近半年前,Altera公司CTO Misha Burich先生曾向業(yè)內(nèi)媒體介紹了FPGA體系架構(gòu)的演進(jìn),以及FPGA走向硅片融合的發(fā)展大趨勢。所謂硅片融合,指的是業(yè)內(nèi)各種不同架構(gòu)的核集成于同一硅片或平臺(tái)上的發(fā)展趨勢,如將MCU、DSP和FPGA這幾種不同架構(gòu)的核集成在一個(gè)芯片上,這成為業(yè)界和FPGA行業(yè)的發(fā)展的大趨勢,這是市場發(fā)展的客觀需求,也已經(jīng)成為整個(gè)業(yè)界的共識(shí)。2012年9月末,Misha Burich再次向業(yè)界公布了Altera 公司如何將硅片融合這一趨勢落實(shí)到真正的產(chǎn)品上的創(chuàng)新技術(shù),并
          • 關(guān)鍵字: Altera  FPGA  20nm  

          20nm的價(jià)值: 繼續(xù)領(lǐng)先一代

          • 關(guān)于摩爾定律的經(jīng)濟(jì)活力問題,有很多的討論。在過去的一年中,20nm節(jié)點(diǎn)進(jìn)入到這個(gè)辯論的前沿和中心。無論說辭如何,包括賽靈思在內(nèi)的行業(yè)領(lǐng)導(dǎo)在20nm研發(fā)上的積極推動(dòng)都沒有停止。
          • 關(guān)鍵字: 賽靈思  FPGA  SoC  3D  

          基于28nm技術(shù)突破的賽靈思20nm產(chǎn)品系列繼續(xù)領(lǐng)先一代

          • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其20nm產(chǎn)品系列發(fā)展戰(zhàn)略,包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗(yàn)證的28nm技術(shù)突破之上,在系統(tǒng)性能、功耗和可編程系統(tǒng)集成方面領(lǐng)先競爭企業(yè)整整一代。
          • 關(guān)鍵字: 賽靈思  FPGA  3D  

          中高壓斷路器在線監(jiān)測裝置的設(shè)計(jì)與實(shí)現(xiàn)

          • 為了對開關(guān)設(shè)備的重要參數(shù)能進(jìn)行長期連續(xù)的監(jiān)測,設(shè)計(jì)出一種采用DSP處理器加CPLD結(jié)構(gòu)的在線監(jiān)測系統(tǒng),詳細(xì)分析了行程信號(hào)采集、線圈電流信號(hào)采集、數(shù)據(jù)存儲(chǔ)、通信和實(shí)時(shí)RTC等主要硬件模塊的設(shè)計(jì)方案。系統(tǒng)實(shí)現(xiàn)了對高壓斷路器狀態(tài)的在線監(jiān)測和機(jī)械故障的診斷,為開關(guān)設(shè)備狀態(tài)監(jiān)測提供了一種可行的解決方案。
          • 關(guān)鍵字: DSP  CPLD  在線監(jiān)測  硬件設(shè)計(jì)  

          Altera簡化工廠自動(dòng)化系統(tǒng)的工業(yè)以太網(wǎng)設(shè)計(jì)

          • Altera公司(NASDAQ: ALTR)日前宣布,提供能夠簡化工廠自動(dòng)化系統(tǒng)中基于FPGA的工業(yè)以太網(wǎng)設(shè)計(jì)集成的許可結(jié)構(gòu)。
          • 關(guān)鍵字: Altera  FPGA  以太網(wǎng)  

          Altera電機(jī)控制提高系統(tǒng)集成度、可擴(kuò)展的性能和靈活性

          • Altera公司(NASDAQ: ALTR)日前宣布,新的電機(jī)控制開發(fā)工作臺(tái)前所未有的提高了電機(jī)控制系統(tǒng)設(shè)計(jì)的系統(tǒng)集成度和靈活性,而且性能還可以擴(kuò)展,同時(shí)大幅度縮短開發(fā)時(shí)間,降低風(fēng)險(xiǎn)。工作臺(tái)包括一組可定制的單軸和多軸芯片驅(qū)動(dòng)參考設(shè)計(jì),以及系列電機(jī)控制硬件開發(fā)板,結(jié)合系統(tǒng)和軟件設(shè)計(jì)方法,滿足下一代驅(qū)動(dòng)系統(tǒng)的多種需求。
          • 關(guān)鍵字: Altera  FPGA  電機(jī)控制  

          2012嵌入式系統(tǒng)聯(lián)誼會(huì)(秋季)即將在京舉辦

          • 隨著微電子技術(shù)和軟件技術(shù)的發(fā)展,嵌入式處理器、專用數(shù)字器件、外設(shè)和DSP算法正在以IP核的方式嵌入到FGPA中,以單芯片F(xiàn)PGA完成整個(gè)嵌入式系統(tǒng)設(shè)計(jì)已成為現(xiàn)實(shí),這樣的芯片業(yè)界稱為可編程的片上系統(tǒng)(SOPC或PSoC)。國際和國內(nèi)的芯片公司都有了這樣的芯片產(chǎn)品并在通信、工業(yè)控制等市場領(lǐng)域有了廣泛的應(yīng)用,教育和科研界對此也相當(dāng)重視。
          • 關(guān)鍵字: 嵌入式  FPGA  

          基于FPGA的可重構(gòu)系統(tǒng)及其結(jié)構(gòu)分析

          • 基于FPGA的可重構(gòu)系統(tǒng)及其結(jié)構(gòu)分析, 1 引言電子系統(tǒng)功能實(shí)現(xiàn)的模式不外硬件和軟件兩種?;隈T.諾依曼或者哈佛體系結(jié)構(gòu)的通用微處理器(MPU、MCU、DSP等)系統(tǒng)是軟件實(shí)現(xiàn)模式,其硬件電路結(jié)構(gòu)固定,通過串行執(zhí)行指令實(shí)現(xiàn)功能。軟件設(shè)計(jì)靈活、易升級(jí),但執(zhí)
          • 關(guān)鍵字: 結(jié)構(gòu)  分析  及其  系統(tǒng)  FPGA  重構(gòu)  基于  

          一種基于ARM內(nèi)核SoC的FPGA 驗(yàn)證環(huán)境設(shè)計(jì)方法

          • 摘 要:針對片上系統(tǒng)(SoC) 開發(fā)周期較長和現(xiàn)場可編程門陣列(FPGA) 可重用的特點(diǎn),設(shè)計(jì)了基于ARM7TDMI 處理 ...
          • 關(guān)鍵字: ARM內(nèi)核  SoC  FPGA    

          基于PXA255設(shè)計(jì)的圖像采集傳輸系統(tǒng)

          • 0 引言 圖像處理技術(shù)的快速發(fā)展,使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來越廣泛。目前 ...
          • 關(guān)鍵字: FPGA  ARM  圖像采集  傳輸系統(tǒng)  
          共6999條 208/467 |‹ « 206 207 208 209 210 211 212 213 214 215 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();