EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整
- 如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整,在FPGA中，動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對(duì)時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒(méi)有的。本文主
- 關(guān)鍵字： 相位 調(diào)整 動(dòng)態(tài) 實(shí)現(xiàn) 成本 FPGA 如何
IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器
- IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階I...
- 關(guān)鍵字： IIR數(shù)字濾波器 fpga
Round-Robin輪詢調(diào)度機(jī)制在多隊(duì)列處理中的應(yīng)用
- 本文主要介紹了虛擬化路由器的結(jié)構(gòu)以及其中的關(guān)鍵調(diào)度機(jī)制的算法和實(shí)現(xiàn)，通過(guò)多級(jí)的調(diào)度處理，實(shí)現(xiàn)了支持多個(gè)可靈活配置，線速轉(zhuǎn)發(fā)的路由實(shí)例的虛擬化路由器。本文所提到虛擬化路由器實(shí)際設(shè)計(jì)名稱為“IsoRouter”，它基于NetFPGA板卡，本文所介紹的調(diào)度機(jī)制不針對(duì)具體某一型號(hào)的FPGA，它可以在任何一款FPGA上實(shí)現(xiàn)。
- 關(guān)鍵字： 路由器 FPGA
FPGA基礎(chǔ)之時(shí)序設(shè)計(jì)
- FPGA設(shè)計(jì)一個(gè)很重要的設(shè)計(jì)是時(shí)序設(shè)計(jì)，而時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立(Setup)/保持(Hold)時(shí)間的要求。建立時(shí)間(Setup Time)：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間
- 關(guān)鍵字： FPGA 基礎(chǔ) 時(shí)序設(shè)計(jì)
基于CPLD/DSP的賽車(chē)全電防滑剎車(chē)控制器設(shè)計(jì)
- 1 引言賽車(chē)剎車(chē)系統(tǒng)是賽車(chē)系統(tǒng)上具有相對(duì)獨(dú)立功能的子系統(tǒng),其作用是承受賽車(chē)的靜態(tài)重量、動(dòng)態(tài)沖擊載荷以及吸收賽車(chē)剎車(chē)時(shí)的動(dòng)能,實(shí)現(xiàn)賽車(chē)的制動(dòng)與控制。其性能的好壞直接影響到賽車(chē)的快速反應(yīng)、安全制動(dòng)和生存能力,進(jìn)
- 關(guān)鍵字： CPLD DSP 防滑 剎車(chē)控制器
三模冗余乘法器的設(shè)計(jì)與實(shí)現(xiàn)
- 現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過(guò)用戶軟件編程來(lái)配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計(jì)中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
- 關(guān)鍵字： 乘法器 FPGA
基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計(jì)
- 摘要：介紹一種基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計(jì)，該系統(tǒng)采用單片F(xiàn)PGA，實(shí)現(xiàn)了圖像的采集、壓縮和網(wǎng)絡(luò)傳輸功能，具有體積小，集成度高，算法升級(jí)靈活方便的特點(diǎn)。詳述了模塊的圖像采集邏輯、RAM控制邏輯、壓縮算法
- 關(guān)鍵字： FPGA 網(wǎng)絡(luò) 圖像采集 處理系統(tǒng)
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473