<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于CPLD的可編程寬頻高精度CCD信號發(fā)生器設(shè)計(jì)

本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達(dá)到1IMHZ。
關(guān)鍵字： CPLD CCD 可編程高精度

微型打印機(jī)與FPGA的硬件接口及軟件設(shè)計(jì)

摘要：為了實(shí)現(xiàn)便攜式、實(shí)時(shí)打印數(shù)據(jù)的目的，在分析EP3C25型FPGA和RD-E型微型打印機(jī)性能特點(diǎn)的基礎(chǔ)上，基于嵌入式技術(shù)設(shè)計(jì)了 FPGA與微型打印機(jī)的硬件接口電路、軟件流程及控制程序。利用FPGA控制微型打印機(jī)正常工作，
關(guān)鍵字： FPGA 微型打印機(jī) 軟件設(shè)計(jì) 硬件接口

利用FPGA實(shí)現(xiàn)的任意波形發(fā)生器的研究設(shè)計(jì)

波形發(fā)生器廣泛應(yīng)用于電子電路、自動(dòng)控制和科學(xué)試驗(yàn)領(lǐng)域，是一種為電子測量工作提供符合嚴(yán)格技術(shù)要求的電...
關(guān)鍵字： FPGA 任意波形發(fā)生器

Altium與蘇州大學(xué)共建電子設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室

　　Altium日前宣布與蘇州大學(xué)合作共建電子設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室，通過開展電子電路設(shè)計(jì)、FPGA數(shù)字電路設(shè)計(jì)及SoPC嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域相關(guān)的教學(xué)合作，進(jìn)一步提升江蘇省及周邊地區(qū)電子設(shè)計(jì)人才的綜合素養(yǎng)。長久以來，Altium一直堅(jiān)持深耕教育領(lǐng)域，通過不斷加強(qiáng)與大專院校的合作，支持中國高校電子設(shè)計(jì)人才的培養(yǎng)，從而為中國電子設(shè)計(jì)行業(yè)的發(fā)展貢獻(xiàn)力量。　　
關(guān)鍵字： Altium FPGA 大學(xué)

基于FPGA的嵌入式脈象采集儀硬件電路設(shè)計(jì)

關(guān)鍵字： FPGA 脈象采集儀 Cyclone II

基于FPGA的空間存儲器的糾錯(cuò)系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： BCH碼 FPGA VerilogHDL AMS

利用CPLD解決便攜式產(chǎn)品設(shè)計(jì)的挑戰(zhàn)

移動(dòng)電話、便攜式媒體播放器、掌上游戲機(jī)和數(shù)碼相機(jī)等便攜式產(chǎn)品的激增，使得系統(tǒng)設(shè)計(jì)人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時(shí)間。那么，CPLD可微為便攜設(shè)
關(guān)鍵字：產(chǎn)品設(shè)計(jì) 挑戰(zhàn) 便攜式解決 CPLD 利用

Turbo簡化譯碼算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)

Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Turbo譯碼器的FPGA實(shí)現(xiàn)，并對相關(guān)參數(shù)和譯碼結(jié)構(gòu)進(jìn)行了描述。
關(guān)鍵字： Turbo FPGA 譯碼算法

視頻圖像灰度信號直方圖均衡的FPGA實(shí)現(xiàn)

本文主要介紹在FPGA上實(shí)現(xiàn)直方圖均衡算法的總體結(jié)構(gòu)和最重要的兩個(gè)子模塊的實(shí)現(xiàn)細(xì)節(jié)，以及最終的實(shí)現(xiàn)結(jié)果。
關(guān)鍵字： FPGA 視頻圖像灰度均衡

一種基于FPGA的誘發(fā)電位儀系統(tǒng)研究與設(shè)計(jì)

O引言誘發(fā)電位是指對神經(jīng)系統(tǒng)某一特定部位給予特定刺激后在大腦皮層所產(chǎn)生的特定電活動(dòng)，對于神經(jīng)...
關(guān)鍵字： FPGA 誘發(fā)電位儀

大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略

利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要
關(guān)鍵字： FPGA 大型策略多時(shí)鐘

脈沖壓縮原理及FPGA實(shí)現(xiàn)

摘要：為解決雷達(dá)作用距離和距離分辨力的問題，分析了線性調(diào)頻脈沖壓縮的原理及工程實(shí)現(xiàn)方法，并利用Matlab軟件對加權(quán)前后的線性調(diào)頻信號脈沖壓縮波形進(jìn)行對比。簡述了分布式(DA)算法的基本原理，給出一種基于FPGA分
關(guān)鍵字： FPGA 脈沖壓縮原理

基于FPGA的帶CRC校驗(yàn)的異步串口通信

摘要：由于FPGA具有速度快，效率高，靈活穩(wěn)定，集成度高等優(yōu)點(diǎn)，所以為了提高串口通信的速度和效率，在串行通信中采用FPGA來實(shí)現(xiàn)串口通信是十分必要的。由于通信傳輸?shù)牟淮_定性以及干擾等原因，串行通信經(jīng)常會出現(xiàn)異
關(guān)鍵字： FPGA CRC 異步串口通信

FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)研究

關(guān)鍵字： FPGA 軟核嵌入式外設(shè) 動(dòng)態(tài)顯示片上系統(tǒng)

基于ARM的可定制MCU可替代FPGA

關(guān)鍵字： ARM FPGA MPCF技術(shù) 控制器

共7000條 314/467 |‹ « 312 313 314 315 316 317 318 319 320 321 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀取？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();