<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> cpld/fpga

          基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          • 簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理,提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法,并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
          • 關(guān)鍵字: FPGA  全數(shù)字  鎖相環(huán)    

          基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

          • RS碼是線性分組碼中一種典型的糾錯(cuò)碼,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤,在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog―HDL語言的RS(15,9)編碼器的設(shè)計(jì)方法,并在QuartusII 5.O軟件環(huán)境下進(jìn)行了功能仿真,仿真結(jié)果與理論分析相一致,該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長度的RS編碼有重要參考價(jià)值。
          • 關(guān)鍵字: FPGA  RS編碼器    

          基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 1、引言 視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分,正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用,如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  系統(tǒng)  采集  FPGA  圖像  基于  

          用內(nèi)部邏輯分析儀調(diào)試FPGA

          • 推動(dòng)FPGA調(diào)試技術(shù)改變的原因  進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí),如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳,然
          • 關(guān)鍵字: FPGA  邏輯分析儀  調(diào)試    

          擴(kuò)散爐溫度自動(dòng)控制系統(tǒng)中的FPGA設(shè)計(jì)

          • 擴(kuò)散爐溫度自動(dòng)監(jiān)控系統(tǒng)是對(duì)雙管擴(kuò)散爐溫控部分進(jìn)行改造,以提高爐溫精度,從而提高生產(chǎn)線的成品率,降低系統(tǒng)能耗。通過對(duì)Actel公司的Fusion系列器件FPGA編程實(shí)現(xiàn)系統(tǒng)的硬件控制。用C語言對(duì)Actel FPGA內(nèi)置的8051軟核編程實(shí)現(xiàn)系統(tǒng)的軟件控制。整個(gè)監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無線傳輸?shù)裙δ?。測試表明,采用Fusion FPGA設(shè)計(jì).可以同時(shí)完成多路溫度控制,整個(gè)系統(tǒng)的控制精度也有進(jìn)一步的提高。
          • 關(guān)鍵字: FPGA  設(shè)計(jì)  控制系統(tǒng)  自動(dòng)  溫度  擴(kuò)散  轉(zhuǎn)換器  

          基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

          計(jì)算機(jī)EPP控制CPLD顯示點(diǎn)陣漢字的實(shí)現(xiàn)

          • 1 引言隨著人們生活節(jié)奏的加快,越來越多的場合需要使用電子手段動(dòng)態(tài)發(fā)布信息,其中應(yīng)用非常廣泛的一種方法就是LED點(diǎn)陣顯示。傳統(tǒng)的點(diǎn)陣漢字顯示通常采用單片機(jī)作為控制核心,結(jié)合存儲(chǔ)器、邏輯電路和LED點(diǎn)陣來
          • 關(guān)鍵字: 點(diǎn)陣  漢字  實(shí)現(xiàn)  顯示  CPLD  EPP  控制  計(jì)算機(jī)  EDA  EPP  CPLD  VHDL  漢字點(diǎn)陣  

          FPGA的可重構(gòu)測控系統(tǒng)應(yīng)用設(shè)計(jì)的研究

          • 1可重構(gòu)測控系統(tǒng)的提出測控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家...
          • 關(guān)鍵字: FPGA  測控系統(tǒng)  應(yīng)用設(shè)計(jì)  

          千兆位無源光網(wǎng)絡(luò)(07-100)

          •   在2005年,F(xiàn)SAN(全業(yè)務(wù)接入網(wǎng))組商定了千兆位無源光網(wǎng)絡(luò)(GPON)規(guī)范(見圖1)。此規(guī)范建立了語音、數(shù)據(jù)和視頻具有成本效益的遞交過程,這包括遞交到終端用戶的服務(wù)質(zhì)量。‘first mile’接入技術(shù)采用光纖連接(光纖到用戶系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過以太網(wǎng)無源光網(wǎng)絡(luò)成為未來光網(wǎng)絡(luò)的選擇。
          • 關(guān)鍵字: FSAN  GPON  FPGA  

          SERDES的FPGA實(shí)現(xiàn)(07-100)

          •   芯片功能的增加和數(shù)據(jù)吞吐量的要求,促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接,轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer,)是經(jīng)高速差分對(duì),而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個(gè)實(shí)例是用單個(gè)PCI-Express通道,替代傳統(tǒng)的32位、64MHz PCI總線(可達(dá)到2.112Gb/s),僅用4條線(運(yùn)行在2.5GHz),可達(dá)到4Gb/s總數(shù)據(jù)率。簡言之,SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
          • 關(guān)鍵字: SERDES  FPGA  

          適合無線應(yīng)用的FPGA(07-100)

          •   大量出現(xiàn)的無線應(yīng)用具有嚴(yán)格的功耗設(shè)計(jì)要求和低價(jià)格。除功耗和低價(jià)設(shè)計(jì)任務(wù)外,還有高數(shù)據(jù)率要求和符合行業(yè)標(biāo)準(zhǔn)。系統(tǒng)設(shè)計(jì)師也需要保證最后產(chǎn)品的高性能和靈活性。
          • 關(guān)鍵字: IF  FPGA  OFDMA  WiMAX  

          無線基站中的FPGA和DSP組合(07-100)

          •   FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無線基站,組合有DSP可編程邏輯的系統(tǒng)配分,可促使更大的產(chǎn)品設(shè)計(jì)和市場成功率。
          • 關(guān)鍵字: FPGA  DSP  

          基于CPLD的計(jì)算機(jī)并口EPP模式通訊實(shí)現(xiàn)

          • 前言 計(jì)算機(jī)的并行接口一開始是作為打印機(jī)接口而設(shè)計(jì)的。隨著計(jì)算機(jī)周邊設(shè)備的不斷擴(kuò)展,人們對(duì)提高計(jì)算機(jī)外設(shè)的數(shù)據(jù)采集速度的要求也越來越高。傳統(tǒng)的異步串行通訊方式雖然具有數(shù)據(jù)傳輸距離較遠(yuǎn)的優(yōu)勢(shì),但是由于數(shù)據(jù)
          • 關(guān)鍵字: CPLD  EPP  計(jì)算機(jī)并口  模式    

          CPLD在IGBT驅(qū)動(dòng)設(shè)計(jì)中的應(yīng)用

          • 隨著國民經(jīng)濟(jì)的不斷發(fā)展,變頻調(diào)速裝置的應(yīng)用越來越廣泛。如何打破國外產(chǎn)品的壟斷,已成為一個(gè)嚴(yán)肅的課題擺在我國工程技術(shù)人員的面前。

            在某型號(hào)大功率變頻調(diào)速裝置中,由于裝置的尺寸較大,考慮到結(jié)構(gòu)
          • 關(guān)鍵字: CPLD  IGBT  驅(qū)動(dòng)設(shè)計(jì)  中的應(yīng)用    

          基于模糊控制的遲早門同步器及其FPGA實(shí)現(xiàn)

          • 在數(shù)字通信系統(tǒng)中,必須以符號(hào)速率對(duì)解調(diào)器的輸出進(jìn)行周期性地采樣.為此,接收器需要一個(gè)采樣時(shí)鐘信號(hào),這個(gè)時(shí)鐘信號(hào)的頻率和符號(hào)速率相等,相位則必須保證采樣時(shí)刻是最佳的.在接收器中獲得這個(gè)采樣時(shí)鐘的過程被稱為符號(hào)
          • 關(guān)鍵字: FPGA  模糊控制  同步器    
          共7000條 397/467 |‹ « 395 396 397 398 399 400 401 402 403 404 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();