cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于DSP和CPLD的智能相機(jī)系統(tǒng)設(shè)計與研制

作者結(jié)合DSP技術(shù)、CPLD/FPGA技術(shù)，以及圖像處理技術(shù)、傳感器技術(shù)等，開發(fā)設(shè)計出一種實用的嵌入式實時圖像處理系統(tǒng)――工業(yè)用智能相機(jī)，實現(xiàn)了產(chǎn)品質(zhì)量的自動檢測和分類。
關(guān)鍵字：德州儀器系統(tǒng) 設(shè)計研制相機(jī) 智能 DSP CPLD 基于

采用帶閃存結(jié)構(gòu)的FPGA對系統(tǒng)設(shè)計實現(xiàn)有效管理

隨著工藝幾何尺寸越來越小，電子器件趨向于采用多種電壓供電，因此越來越易受到電壓和溫度波動的影響，而且在所有電子系統(tǒng)設(shè)計中進(jìn)行系統(tǒng)管理的重要性也不斷增強(qiáng)。表面上好象無關(guān)的一系列任務(wù)其實都是以確保系統(tǒng)的正常運(yùn)作為目標(biāo)，系統(tǒng)管理任務(wù)的重點就是使系統(tǒng)正常運(yùn)行的時間最長、識別并傳送報警條件，以及記錄數(shù)據(jù)和報警的情況。面對由標(biāo)準(zhǔn)驅(qū)動的市場，OEM 廠商若要脫穎而出，當(dāng)中的關(guān)鍵要素是產(chǎn)品的可靠性和正常運(yùn)行時間。目前系統(tǒng)管理的實現(xiàn)使用大量分立器件 &n
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 閃存結(jié)構(gòu) FPGA 嵌入式

SDRAM通用控制器的FPGA模塊化設(shè)計

引言同步動態(tài)隨機(jī)存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時序，成為開發(fā)過程中困擾設(shè)計人員主要因素，進(jìn)而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
關(guān)鍵字：工業(yè)控制嵌入式系統(tǒng) 單片機(jī) FPGA SDRAM 嵌入式工業(yè)控制

基于FPGA的MFSK調(diào)制電路設(shè)計與仿真

數(shù)字調(diào)制解調(diào)技術(shù)在數(shù)字通信中占有非常重要的地位，數(shù)字通信技術(shù)與FPGA的結(jié)合是現(xiàn)代通信系統(tǒng)發(fā)展的一個必然趨勢。文中介紹了MFSK調(diào)制解調(diào)的原理，并基于FPGA實現(xiàn)了MFSK調(diào)制電路,仿真結(jié)果表明了該設(shè)計的正確性。
關(guān)鍵字： FPGA MFSK 調(diào)制電路設(shè)計

FPGA實現(xiàn)安全可靠的藍(lán)牙通信

藍(lán)牙技術(shù)注定會成為一項通用的低成本無線技術(shù)，可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個主要方面需要進(jìn)一步的考慮，即有關(guān)藍(lán)牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個方面會限制藍(lán)牙技術(shù)的適用范圍。在設(shè)計無線產(chǎn)品時，通過采用可編程邏輯，可以使藍(lán)牙技術(shù)同時滿足數(shù)據(jù)安全性和完整性的要求。藍(lán)牙數(shù)據(jù)安全性藍(lán)牙標(biāo)準(zhǔn)定義了一系列安全機(jī)制，要求每個藍(lán)牙設(shè)備都要實現(xiàn)密鑰管理、認(rèn)證以及加密等功能,從而為近距離無線通信提供基本的保護(hù)。此外，藍(lán)牙技術(shù)所采用的跳頻通信方式本身也是一個防止竊聽的有效安全
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 藍(lán)牙通信嵌入式

3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)

1 引言　　大多數(shù)接收機(jī)必須處理動態(tài)范圍很大的信號，這需要進(jìn)行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無線電接收裝置中?？勺冊鲆娣糯笃魇请娍氐?，并且當(dāng)接收機(jī)中使用衰減器時，他們通常都是由可變電壓控制的連續(xù)衰減器?？刂茟?yīng)該是平滑的并且與輸入的信號能量通常成對數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下，由于衰落，AGC通常用來測量輸入解調(diào)器的信號電平，并且通過反饋控制電路把信號電平控制在要求的范同內(nèi)。 2 系統(tǒng)總體設(shè)計　　在本設(shè)計中，前端TD_SCDMA的射頻信號RF輸入后，經(jīng)過
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機(jī) 3G AGC FPGA 無線通信

單片機(jī)系統(tǒng)的動態(tài)加密技術(shù)

　　摘要：單片機(jī)系統(tǒng)產(chǎn)品的加密和解密技術(shù)永遠(yuǎn)是一個矛盾的統(tǒng)一體。然而，為了更好的保護(hù)好自己的單片機(jī)技術(shù)成果和知識產(chǎn)權(quán)，加大解密成本，研究新型加密技術(shù)仍是保護(hù)成果的主要手段之一。文中在討論了傳統(tǒng)的單處系統(tǒng)加密和解密技術(shù)的基礎(chǔ)上，提出了一種實用而有效的動態(tài)加密技術(shù)的實現(xiàn)方案。關(guān)鍵詞：單片機(jī)系統(tǒng) 動態(tài)加密技術(shù) FPGA 1 概述　　隨著單片機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，許多使用單片機(jī)的高新技術(shù)產(chǎn)品諸如智能化儀器、儀表、小型工業(yè)控制系統(tǒng)等都面臨著一個令人頭痛的問題，那就
關(guān)鍵字：單片機(jī)系統(tǒng) 動態(tài)加密技術(shù) FPGA MCU和嵌入式微處理器

FPGA保證家庭網(wǎng)絡(luò)的服務(wù)質(zhì)量

引言家庭網(wǎng)絡(luò)正在成為視頻、語音和數(shù)據(jù)快速傳送的“中央火車站”。視頻由標(biāo)準(zhǔn)清晰提升至高清晰，因此需要越來越高的數(shù)據(jù)速率，這表明家庭網(wǎng)絡(luò)系統(tǒng)必須隨著新興視頻標(biāo)準(zhǔn)的發(fā)展而發(fā)展。目前，多媒體家庭網(wǎng)絡(luò)技術(shù)采用了各種有線和無線網(wǎng)絡(luò)接口標(biāo)準(zhǔn)，但是目前這些標(biāo)準(zhǔn)還無法確保家庭內(nèi)部現(xiàn)場多媒體傳輸?shù)姆?wù)質(zhì)量(QoS)。挑戰(zhàn)首先面臨的挑戰(zhàn)是設(shè)計可靠的多媒體家庭網(wǎng)絡(luò)平臺，以足夠的QoS傳送互聯(lián)網(wǎng)協(xié)議(IP)包，并且沒有明顯的失真。另一挑戰(zhàn)是設(shè)計人員怎樣以較高的性價比實現(xiàn)這一切，使消費(fèi)者能夠用得起。專業(yè)廣播行業(yè)已經(jīng)采用了多項技術(shù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 0708_A 雜志_技術(shù)長廊嵌入式

FPGA-DSP 瞄準(zhǔn)目標(biāo)：用得起的 DSP 性能

FPGA-DSP性能揭秘在無線基站等高性能 DSP 應(yīng)用中，考慮將 FPGA 用作處理引擎者日益增多。在這些應(yīng)用中，F(xiàn)PGA 既可與 DSP 處理器一爭高下，亦可與之比翼齊飛。有了更多選擇，就意味著系統(tǒng)設(shè)計者有必要了解高端FPGA的信號處理性能，其中既包括 FPGA 之間的性能對比，也包括與高端 DSP 處理器的性能對比。遺憾的是，最常用的性能數(shù)字非但有失可靠、含混不清，而且常常是矛盾百出。例如，因為 DSP 應(yīng)用常常在很大程度上依賴乘法累加 (MAC) 運(yùn)算，所以 DSP 處理器和 FPGA 供應(yīng)商有時
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP FPGA 0708_A 雜志_技術(shù)長廊嵌入式

SDRAM通用控制器的FPGA模塊化設(shè)計

摘要：介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關(guān)鍵詞： SDRAM控制器；FPGA；VHDL；狀態(tài)機(jī)；仲裁機(jī)制引言同步動態(tài)隨機(jī)存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時序，成為開發(fā)過
關(guān)鍵字：消費(fèi)電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設(shè)計天地工業(yè)控制

基于FPGA的NAND FLASH控制器

1 引言在便攜式電子產(chǎn)品如U盤、MP3播放器、數(shù)碼相機(jī)中，常常需要大容量、高密度的存儲器，而在各種存儲器中，NAND FLASH以價格低、密度高、效率高等優(yōu)勢成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜，對時序要求也十分嚴(yán)格，而且最重要的是NAND FLASH中允許存在一定的壞塊(壞塊在使用過程中還可能增加)，這就給判斷壞塊、給壞塊做標(biāo)記和擦除等操作帶來很大的難度，于是就要求有一個控制器，使系統(tǒng)用戶能夠方便地使用NAND FLASH,為此提出了一種基于FPGA的NAND FLASH控制器的設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA NAND FLASH 嵌入式

用單片機(jī)實現(xiàn)SRAM工藝FPGA的加密應(yīng)用

　　摘要：首先對采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實用的采用單片機(jī)產(chǎn)生長偽隨機(jī)碼實現(xiàn)加密的方法，并詳細(xì)介紹具體的電路和程序。關(guān)鍵詞：靜態(tài)隨機(jī)存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密　　在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆
關(guān)鍵字：靜態(tài)隨機(jī)存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密 MCU和嵌入式微處理器

PowerPC和Dallas的時鐘芯片接口設(shè)計

　　摘要：分析摩托羅位的PowerPC系列處理器和Dallas的實時時鐘芯片的時序，并詳細(xì)給出一種較為實用的接口設(shè)計方法。關(guān)鍵詞：實時時鐘 CPLD PowerPC 地址/數(shù)據(jù)復(fù)用　　在通信領(lǐng)域，摩托羅位的PowerPC（如MPC850、MPC860、MPC8260等）的應(yīng)用越來越廣泛。由于這些嵌入式CPU上集成著豐富的通信資源（如快速以太網(wǎng)接口、多個串口等），而且有較高的運(yùn)行速度和較低的價位，故在一些遠(yuǎn)程測控領(lǐng)域的應(yīng)用也越來越多。同時在許多系統(tǒng)中都需要實時
關(guān)鍵字：實時時鐘 CPLD PowerPC 地址/數(shù)據(jù)復(fù)用 MCU和嵌入式微處理器

基于CPLD／FPGA的出租車計費(fèi)器系統(tǒng)的設(shè)計實現(xiàn)

1 引言　　隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對CPLD／FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計費(fèi)器系統(tǒng)。　　2 系統(tǒng)總體結(jié)構(gòu) 　　基于CPLD的出租車計費(fèi)器的組成如圖1所示。各部分主要功能包括：信號輸入模塊對車輪傳感器傳送的脈沖信號進(jìn)行計數(shù)(
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CPLD FPGA 計費(fèi)器嵌入式