cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
關(guān)鍵字： FPGA 數(shù)字電路 HDL語(yǔ)言

使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線通信或者進(jìn)行信號(hào)處理時(shí)，一般按照這樣的步驟進(jìn)行
關(guān)鍵字： FPGA Matlab仿真 SignalTapII

FPGA專家教您如何在FPGA設(shè)計(jì)中使用HLS-Luke Miller并非一開始就是HLS（高層次綜合）的倡導(dǎo)者。在使用早期的工具版本的時(shí)候，他似乎有過(guò)一些糟糕的經(jīng)歷。
關(guān)鍵字： FPGA HLS

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行-由NSF資助的一個(gè)研究項(xiàng)目，目前正在研究如何使用RDMA高性能連接器將深度學(xué)習(xí)算法在FPGA和跨系統(tǒng)之間運(yùn)行；另一個(gè)由Andrew Ng和兩個(gè)超算專家牽頭的項(xiàng)目，則希望把模型放在超級(jí)計(jì)算機(jī)上，給它們一個(gè)Python接口。
關(guān)鍵字： FPGA 深度學(xué)習(xí) 人工智能

不可錯(cuò)過(guò)的400Gbps以太網(wǎng)演示-在那里，毫無(wú)疑問(wèn)你會(huì)駐足在賽靈思展位前（# 23）觀看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評(píng)估板VCU109的Spirent 400G以太網(wǎng)測(cè)試系統(tǒng)，該系統(tǒng)連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：賽靈思 FPGA 光模塊

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開發(fā)并行計(jì)算機(jī)體系架構(gòu)”。
關(guān)鍵字： FPGA RISC處理器

基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁(yè)上發(fā)布了一則關(guān)于 Corsa Technology簡(jiǎn)短博客信息，提到Corsa公司制作了一對(duì)基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎。Ferro同時(shí)簡(jiǎn)單討論了此引擎是否適用于WANs網(wǎng)絡(luò)。
關(guān)鍵字： SDN FPGA WAN

嵌入式視覺(jué)系統(tǒng)的構(gòu)建模塊-在本文中我們將會(huì)介紹嵌入式視覺(jué)系統(tǒng)的高級(jí)元素；如何簡(jiǎn)便快捷地使用軟件 API 和 IP 庫(kù)構(gòu)建嵌入式視覺(jué)系統(tǒng)，如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
關(guān)鍵字： FPGA 嵌入式

片內(nèi)時(shí)鐘的組合思路和設(shè)計(jì)技巧-我們都知道，當(dāng)奇數(shù)個(gè)反相器串聯(lián)在一起，并且把最后一級(jí)的輸出反饋給第一級(jí)的輸入時(shí)，在邏輯上會(huì)產(chǎn)生震蕩，這樣的電路結(jié)構(gòu)通常被稱為Ring OSC。
關(guān)鍵字： FPGA RingOSC 片內(nèi)時(shí)鐘

DTU產(chǎn)品在橋隧監(jiān)測(cè)系統(tǒng)中的應(yīng)用-橋梁的應(yīng)變監(jiān)測(cè)系統(tǒng)中主要的部分就是橋梁應(yīng)力信號(hào)的采集控制，通過(guò)對(duì)橋梁結(jié)構(gòu)的應(yīng)力監(jiān)測(cè)系統(tǒng)特點(diǎn)進(jìn)行詳細(xì)分析基礎(chǔ)上，，將FPGA嵌入式技術(shù)和無(wú)線網(wǎng)絡(luò)技術(shù)相結(jié)合，橋梁應(yīng)力采集模塊實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)采集以及A/D轉(zhuǎn)換，應(yīng)力數(shù)據(jù)經(jīng)串口到GPRS DTU，然后轉(zhuǎn)換為TCP/IP數(shù)據(jù)包，使用GPRSDTU通過(guò)GPRS 網(wǎng)絡(luò)傳送至Internet再發(fā)送數(shù)據(jù)到遠(yuǎn)端的Web服務(wù)器，從而實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程檢測(cè)監(jiān)控。
關(guān)鍵字： DTU產(chǎn)品監(jiān)測(cè)系統(tǒng) FPGA 嵌入式技術(shù)

fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析-　FPGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
關(guān)鍵字： fpga

fpga設(shè)計(jì)與應(yīng)用：智能小車設(shè)計(jì)方案-整個(gè)系統(tǒng)由發(fā)送端（智能小車部分）和接收端（控制臺(tái)：控制和顯示部分）組成
關(guān)鍵字： fpga

FPGA的過(guò)去，現(xiàn)在和未來(lái)-自Xilinx在1984年創(chuàng)造出FPGA以來(lái)，這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩(wěn)定性和長(zhǎng)期維護(hù)方面的優(yōu)勢(shì)，在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地，在過(guò)去幾年也有極高的增長(zhǎng)率。而進(jìn)入了最近兩年，由于云計(jì)算、高性能計(jì)算和人工智能的繁榮，擁有先天優(yōu)勢(shì)的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過(guò)去、現(xiàn)在與未來(lái)。
關(guān)鍵字： fpga xilinx 英特爾

FPGA應(yīng)用和設(shè)計(jì)要點(diǎn)詳細(xì)解析-FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元（LE）。早期的FPGA相對(duì)比較簡(jiǎn)單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT（查找表）和D觸發(fā)器構(gòu)成，RAM也往往容量非常小
關(guān)鍵字： fpga