cpu 內(nèi)核文章進(jìn)入cpu 內(nèi)核技術(shù)社區(qū)

多內(nèi)核處理器開發(fā)趨勢(shì)下的高性能視頻系統(tǒng)設(shè)計(jì)

多內(nèi)核處理器開發(fā)趨勢(shì)下的高性能視頻系統(tǒng)設(shè)計(jì),時(shí)鐘頻率的提高帶來的高功耗、深亞微米半導(dǎo)體制造工藝漏電流產(chǎn)生的高功耗以及更多的設(shè)計(jì)挑戰(zhàn)促使處理器設(shè)計(jì)制造商開始將思路轉(zhuǎn)向到多內(nèi)核集成的解決方案上來。多核處理器技術(shù)是提高處理器性能的有效方法，因?yàn)樘幚砥?/li>
關(guān)鍵字：視頻系統(tǒng) 設(shè)計(jì) 高性能趨勢(shì) 處理器開發(fā) 內(nèi)核

微控制器測(cè)量技術(shù)的重大飛躍

創(chuàng)新的ECU測(cè)量理念——實(shí)現(xiàn)測(cè)量數(shù)據(jù)速率最大化的同時(shí)對(duì)CPU運(yùn)行時(shí)間的影響最小隨著ECU復(fù)雜程度的增...
關(guān)鍵字： ECU CPU

別讓MCU、內(nèi)核或編程語言干擾設(shè)計(jì)

別讓MCU、內(nèi)核或編程語言干擾設(shè)計(jì),　很多時(shí)候有人試圖讓你信服：他們的“東西”或最新的產(chǎn)品將成為或取代你的下一個(gè)產(chǎn)品設(shè)計(jì)。這是真的，每天我們都在采用零星的技巧來改進(jìn)嵌入式設(shè)計(jì)，有些改進(jìn)確實(shí)是挑戰(zhàn)，但是，如果不從可靠的、獨(dú)特的設(shè)計(jì)開始，沒
關(guān)鍵字：干擾設(shè)計(jì) 編程語言內(nèi)核 MCU 別讓

采用微內(nèi)核架構(gòu)的嵌入式系統(tǒng)虛擬化技術(shù)

采用微內(nèi)核架構(gòu)的嵌入式系統(tǒng)虛擬化技術(shù),虛擬機(jī)環(huán)境的架構(gòu)分析　　在計(jì)算領(lǐng)域，虛擬化是一個(gè)廣義的術(shù)語，通常是指對(duì)于計(jì)算資源的一種抽象。通過虛擬化，可使計(jì)算資源復(fù)雜的實(shí)際物理特性對(duì)于應(yīng)用程序或終端用戶加以隱藏[1]。這種過程既可以讓單一的物理資源
關(guān)鍵字：虛擬化技術(shù) 系統(tǒng) 嵌入式內(nèi)核架構(gòu) 采用

多內(nèi)核處理器應(yīng)用趨勢(shì)下的高性能視頻系統(tǒng)設(shè)計(jì)

　　時(shí)鐘頻率的提高帶來的高功耗、深亞微米半導(dǎo)體制造工藝漏電流產(chǎn)生的高功耗以及更多的設(shè)計(jì)挑戰(zhàn)促使處理器設(shè)計(jì)制造商開始將思路轉(zhuǎn)向到多內(nèi)核集成的解決方案上來。多核處理器技術(shù)是提高處理器性能的有效方法，因?yàn)樘幚砥鞯膶?shí)際性能是處理器在每個(gè)時(shí)鐘周期內(nèi)所能處理指令數(shù)的總量，因此增加一個(gè)內(nèi)核，處理器每個(gè)時(shí)鐘周期內(nèi)可執(zhí)行的單元數(shù)將增加一倍。上世紀(jì)末期，雙內(nèi)核處理器開始進(jìn)入高端服務(wù)器產(chǎn)品。隨著Intel和AMD公司先后推出雙內(nèi)核CPU以來，多內(nèi)核CPU在個(gè)人電腦中的應(yīng)用已經(jīng)成為無可逆轉(zhuǎn)的趨勢(shì)，多內(nèi)核架構(gòu)在處理器性能、低功耗、
關(guān)鍵字：半導(dǎo)體制造多內(nèi)核處理器 CPU

自由支配!不要讓MCU、內(nèi)核或編程語言干擾你的設(shè)計(jì)

　　很多時(shí)候有人試圖讓你信服：他們的“東西”或最新的產(chǎn)品將成為或取代你的下一個(gè)產(chǎn)品設(shè)計(jì)。這是真的，每天我們都在采用零星的技巧來改進(jìn)嵌入式設(shè)計(jì)，有些改進(jìn)確實(shí)是挑戰(zhàn)，但是，如果不從可靠的、獨(dú)特的設(shè)計(jì)開始，沒有“新的技術(shù)”，產(chǎn)品不會(huì)成功。擺在我們面前的問題是，設(shè)計(jì)需要時(shí)間，時(shí)間是一種易消逝的資源，并且，所有這些新事物、新設(shè)備、新工具很重要，但并不是最重要的事情。需要防漏洞實(shí)時(shí)操作系統(tǒng)嗎?需要更快的CPU內(nèi)核嗎?微控制器中需要更密集集成的外圍設(shè)備嗎?把這些問題找出來
關(guān)鍵字： cypress MCU 內(nèi)核編程語言

海思將在網(wǎng)絡(luò)設(shè)備芯片中使用Tensilica的DPU和DSP內(nèi)核

　　Tensilica日前宣布，授權(quán)海思半導(dǎo)體Xtensa系列可配置數(shù)據(jù)處理器(DPU)及ConnX™ DSP(數(shù)據(jù)信號(hào)處理)IP核。海思將在網(wǎng)絡(luò)設(shè)備芯片的設(shè)計(jì)中使用Tensilica的DPU和DSP內(nèi)核。　　海思半導(dǎo)體副總裁Teresa He表示：“在選擇Tensilica之前我們對(duì)可授權(quán)的DSP IP核進(jìn)行了全面的考察和評(píng)估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時(shí)又擁有卓越的靈活性和可配置性，給予海思半導(dǎo)體產(chǎn)品很強(qiáng)的差異化能力，帶給我
關(guān)鍵字： Tensilica DPU DSP 內(nèi)核

嵌入式CPU卡在醫(yī)用便攜式監(jiān)護(hù)儀中的應(yīng)用

嵌入式CPU卡在醫(yī)用便攜式監(jiān)護(hù)儀中的應(yīng)用, 設(shè)計(jì)醫(yī)用便攜式監(jiān)護(hù)儀時(shí)，除了使用體積更小，質(zhì)量更輕且滿足支持液晶顯示器的CPU卡，救護(hù)車的顛簸，手提飛奔時(shí)的震動(dòng)是設(shè)計(jì)工程師必須考慮的問題。本文將探討利用嵌入式CPU卡設(shè)計(jì)醫(yī)用便攜式監(jiān)護(hù)儀的具體方案。軟件平
關(guān)鍵字：監(jiān)護(hù)儀應(yīng)用便攜式醫(yī)用 CPU 卡在嵌入式

傳Intel Sandy Bridge處理器將原生整合雙GPU

　　近日據(jù)Fudzilla的消息稱，Intel的Sandy Bridge處理器將會(huì)在同一塊die中整合2個(gè)GPU核心。與目前Intel Clarkdale處理器中整合GPU的方式有所不同，Sandy Bridge將會(huì)把CPU和GPU整合在同一塊die之中，并且據(jù)稱還將會(huì)一下子整合2顆GPU核心。另外，Intel還將為獨(dú)立顯卡提供PCIe X16通道，組建SLI/Crossfire多卡互聯(lián)時(shí)則為雙8X模式。　　到目前為止AMD和NVIDIA兩家都尚未發(fā)布過任何在單芯片中原生整合雙GPU的產(chǎn)品，而Inte
關(guān)鍵字： Intel 處理器 Sandy Bridge CPU GPU

AMD：計(jì)算將進(jìn)入第三時(shí)代

　　計(jì)算機(jī)的計(jì)算性能提升曾多次遇到瓶頸。過高的熱量、編程的復(fù)雜性等種種因素都限制著計(jì)算性能的發(fā)展。而直連架構(gòu)、多核心等技術(shù)的涌現(xiàn)，使得計(jì)算性能能夠沖破重重阻礙，繼續(xù)向前。　　“異構(gòu)系統(tǒng)的出現(xiàn)，將引領(lǐng)行業(yè)進(jìn)入計(jì)算的新紀(jì)元。” AMD高級(jí)副總裁兼技術(shù)事業(yè)部總經(jīng)理Chekib Akrout于2月1日來到中國(guó)，并對(duì)本報(bào)記者表示，在新紀(jì)元中，AMD將扮演更加重要的角色，而Bulldozer和Bobcat這兩款即將在2011年問世的新核心和AMD首款融合了GPU和CPU的計(jì)算能力的APU
關(guān)鍵字： AMD GPU CPU

IBM推出8核Power7處理器系統(tǒng)性能翻倍

　　2月9日消息，IBM本周一推出了其最新的Power7處理器。這個(gè)處理器增加了更多內(nèi)核并改善了多線程功能，以便于需要更高運(yùn)行時(shí)間的服務(wù)器提高其性能。　　IBM稱，Power7處理器有8個(gè)內(nèi)核，每個(gè)內(nèi)核可運(yùn)行4個(gè)線程，可同時(shí)運(yùn)行32個(gè)線程。Power7處理器的內(nèi)核數(shù)量是Power6的四倍，運(yùn)行的線程數(shù)量比Power6內(nèi)核多八倍。　　IBMPower系統(tǒng)部門總經(jīng)理Ross Mauri星期一在紐約舉行的新聞發(fā)布會(huì)上說，Power7的運(yùn)行速度是3.0GHz至4.14Ghz。Power7系列芯片將配置4個(gè)
關(guān)鍵字： IBM CPU

Intel的瘋狂 CPU上飛線？

　　2月5日當(dāng)?shù)貢r(shí)間周三，Intel舉行了一場(chǎng)媒體會(huì)介紹他們將在下周ISSCC 2010大會(huì)上將展示的半導(dǎo)體新技術(shù)。除了我們剛剛介紹的32nm Westmere核心細(xì)節(jié)外，Intel還簡(jiǎn)介了一些尚處實(shí)驗(yàn)室階段的未來技術(shù)。　　首先是一項(xiàng)處理器直連技術(shù)，可以用一條導(dǎo)線直接連接兩顆處理器封裝，以低功耗提供超高傳輸帶寬。該導(dǎo)線的外觀類似于SLI/CrossFire或筆記本中常見的帶狀線纜，內(nèi)置47條數(shù)據(jù)通道，可提供470Gb/s帶寬(每秒傳輸58.8GB數(shù)據(jù))，而功耗僅有0.7W。　　Intel表示
關(guān)鍵字： Intel CPU

高盛將AMD列入賣出名單稱股價(jià)高估約30%

　　據(jù)國(guó)外媒體報(bào)道，高盛預(yù)計(jì)芯片制造商AMD今年的虧損將會(huì)進(jìn)一步擴(kuò)大，周二將AMD的股票列入“確信賣出名單”(Conviction Sell List)。　　由于與英特爾達(dá)成了價(jià)值12.5億美元的司法和解協(xié)議，AMD在2009年第四季度實(shí)現(xiàn)了三年來的首次盈利。不考慮這項(xiàng)協(xié)議的收益，AMD第四季度的虧損約為5700萬美元。　　高盛分析師詹姆斯-考維羅(James Covello)表示：“我們預(yù)計(jì)，AMD今年將會(huì)繼續(xù)蒙受巨大虧損。”他說，AMD的低端臺(tái)式
關(guān)鍵字： AMD CPU GPU Fusion

基于MCU和基于ASIC的LED可控硅調(diào)光方案對(duì)比與解析

關(guān)鍵詞：LED照明，可控硅調(diào)光 MCU
產(chǎn)品欄目：LED CPU/MCU, 光器件
作為一種新的、最有潛力的光源，LED照明以其節(jié)能、環(huán)保的優(yōu)勢(shì)越來越受到人們重視。加上國(guó)家和地方政府的政策鼓勵(lì)，我國(guó)的LED照明產(chǎn)業(yè)進(jìn)
關(guān)鍵字：基于方案對(duì)比解析調(diào)光可控硅 MCU ASIC LED LED CPU/MCU 光器件

AMD首席技術(shù)官：首款A(yù)PU今年下半年開始生產(chǎn)

　　AMD高級(jí)副總裁兼技術(shù)研發(fā)總經(jīng)理、首席技術(shù)官Chekib Akrout在北京重申，首款Fusion(融聚)架構(gòu)的APU產(chǎn)品將與2011年推出，今年下半年就會(huì)開始生產(chǎn)，而對(duì)于英特爾最新推出融合了GPU的處理器，Chekib Akrout則強(qiáng)調(diào)，APU并不是簡(jiǎn)單的CPU與GPU集成，AMD有獨(dú)特的技術(shù)來使得其得到最好的計(jì)算性能和電源管理。　　在成功收購(gòu)ATI之后，AMD成為目前唯一能夠提供CPU+GPU+芯片組計(jì)算平臺(tái)的公司。AMD計(jì)劃于2011年推出Fusion(融聚)架構(gòu)產(chǎn)品APU，將中央處理器(
關(guān)鍵字： AMD CPU GPU Fusion