d-phy 文章 進(jìn)入d-phy技術(shù)社區(qū)
基于FPGA的報文數(shù)據(jù)分析模塊的設(shè)計
- 摘要：網(wǎng)絡(luò)報文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過對整個通信過程的記錄可以為事故分析及運行維護(hù)提供依據(jù)。本文提出了一種基于FPGA技術(shù)、結(jié)合相關(guān)通信協(xié)議的報文數(shù)據(jù)分析系統(tǒng)的設(shè)計方案，實現(xiàn)了報文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過仿真運行驗證了系統(tǒng)良好的處理能力。 引言 隨著計算機(jī)技術(shù)、通信技術(shù)及網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，基于這三種核心技術(shù)的自動化智能裝置在電網(wǎng)控制中的作用越來越突出。其中以交換式以太網(wǎng)和光纖光纜實現(xiàn)的網(wǎng)絡(luò)通信系統(tǒng)已經(jīng)逐漸成為變電站的重要單元。 如何記錄、分析某個智能單
- 關(guān)鍵字： FPGA 以太網(wǎng) IEC61850 PHY CPU MAC 201411
Synopsys全新DesignWare MIPI D-PHY將面積和功耗縮減50%
- 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.)日前宣布：已將其DesignWare® MIPI® D-PHY™的面積和功耗降低到了競爭性方案的50%，同時將性能提升至每通道2.5 Gbps，為移動、消費類和汽車應(yīng)用降低了系統(tǒng)級芯片(SoC)的芯片成本并延長了電池續(xù)航能力。由于符合MIPI D-PHY v1.2規(guī)范，同時作為還包括DesignWare MIPI DSI 和 CSI-2 Controlle
- 關(guān)鍵字： Synopsys SoC D-PHY
R&S公司的廣播電視測試系統(tǒng)BTC成功集成D-Book測試套件
- 通過與羅德與施瓦茨公司的合作，數(shù)字電視集團(tuán)廣播一致性測試實驗室(DTG Testing)成功地測試了R&S BTC和R&S AVBrun D-Book測試套件。業(yè)界現(xiàn)在已具有由DTG Testing認(rèn)證的極其緊湊的測試解決方案。D-Book介紹了英國地面數(shù)字廣播接收機(jī)的互操作性要求，其各章節(jié)包含了用于測試這些接收機(jī)功能、習(xí)性和性能的詳細(xì)測試方案。通過這些測試的接收機(jī)可以提供無干擾的電視接收。D-Book的重要性在于，許多國家都采用了它的測試要求，且?guī)缀跷醋魅魏胃膭印? 測試機(jī)構(gòu)和地
- 關(guān)鍵字： R&S D-Book 數(shù)字廣播
基于ARM的多路同步A/D和D/A設(shè)計
- ARM處理器是一種32位精簡指令集RISC微處理器，片內(nèi)集成了豐富的硬件資源，廣泛的應(yīng)用于許多嵌入式系統(tǒng)中。S3C2440是一款基于ARM920T內(nèi)核的32位RISC嵌入式處理器，運行主頻可達(dá)400MHz.本文闡述選用S3C2440處理器設(shè)計的一種同步、高速、高精度、多通道的數(shù)據(jù)采集與信號輸出系統(tǒng)的設(shè)計方法。 1 多路同步A/D設(shè)計 1.1 ADS8556的功能 系統(tǒng)選用TI公司生產(chǎn)的16位6路同步逐次逼近型模數(shù)轉(zhuǎn)換芯片ADS8556.輸入模擬信號電壓范圍為-12V~+12V.常規(guī)應(yīng)
- 關(guān)鍵字： ARM A/D D/A
漫談TMS320F28027中兩種A／D采樣方式的實現(xiàn)方法
- 摘要：以TMS320F28027為代表的TI C28x Piccolo系列微處理器采用了以SOC為基礎(chǔ)的ADC，其配置方式不同于TI其他系列MCU基于Sequencer的ADC。在TMS320F28027的基礎(chǔ)上，詳細(xì)介紹了其ADC的工作原理，以及順序采樣和同步采樣兩種采砰方式的配置方法。 關(guān)鍵詞：TI C28x Piccolo系列微處理器：基于SOC的ADC;順序采樣;同步采樣 引言 TI C28x Piccolo系列微處理器，因其低功耗、高性能的特點，被廣泛應(yīng)用在太陽能逆變器、白色家電設(shè)備、混合
- 關(guān)鍵字： TMS320F28027 A／D
Cadence推出16納米FinFET制程DDR4 PHY IP
- 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產(chǎn)權(quán))。16納米技術(shù)與Cadence創(chuàng)新的架構(gòu)相結(jié)合，可幫助客戶達(dá)到DDR4標(biāo)準(zhǔn)的最高性能，亦即達(dá)到3200Mbps的級別，相比之下，目前無論DDR3還是DDR4技術(shù)，最高也只能達(dá)到2133Mbps的性能。通過該技術(shù)，需要高內(nèi)存帶寬的服務(wù)器、網(wǎng)絡(luò)交換、存儲器結(jié)構(gòu)和其他片上系統(tǒng)(SoC)現(xiàn)在可以使用Cadence? DD
- 關(guān)鍵字： Cadence DDR4 PHY IP CRC
一種電渦流式鈔票厚度檢測傳感器設(shè)計
- 摘要：在ATM機(jī)和紙幣清分機(jī)中，鈔票的厚度檢測是必須的功能，通過鈔票的厚度特征可以識別鈔票上粘貼的膠帶和折角等，從而剔除不合格鈔票。本文論述了一種電渦流式鈔票厚度檢測傳感器，采用并列的結(jié)構(gòu)相同的多路厚度傳感器，通過每路獨立的厚度傳感器檢測出來的信號，拼接成整張鈔票的厚度特征，從而識別鈔票是否有異常。本傳感器具有電路簡單、成本低、檢測范圍大等優(yōu)點。 0 前言 電渦流厚度檢測具有成本低、線性范圍大等優(yōu)點。通過選擇合適的頻率點和被測金屬材料，可用于檢測金屬材料的位移。通過機(jī)械結(jié)構(gòu)把鈔票厚度轉(zhuǎn)換成金屬材料位移
- 關(guān)鍵字： CPLD A/D
Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP將面積縮小高達(dá)50％
- 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS)今日宣布：通過推出全新的DesignWare?USB femtoPHY系列IP，已將USB PHY的實現(xiàn)面積縮小多達(dá)50%;從而可在28nm和14/16nmFinFET工藝節(jié)點上，將USB PHY設(shè)計的片芯占用面積和成本降至最低。采用28nm和14nm FinFET硅工藝的DesignWare USB femtoPHY已展示出穩(wěn)固的性能，使設(shè)計
- 關(guān)鍵字： Synopsys USB PHY SoC
Vitesse率先獲得FIPS安全認(rèn)證
- 為電信網(wǎng)、企業(yè)網(wǎng)和物聯(lián)網(wǎng)(IoT)網(wǎng)絡(luò)提供先進(jìn)芯片解決方案的領(lǐng)先供應(yīng)商Vitesse?Semiconductor公司(納斯達(dá)克股票代碼：VTSS)宣布：其帶有Intellisec??IEEE?802.1AE?MACsec技術(shù)的SynchroPHY?千兆以太網(wǎng)(GE)和10G以太網(wǎng)(10GE)PHY芯片，日前率先獲得了世界首批聯(lián)邦信息處理標(biāo)準(zhǔn)(FIPS)197?256位AES加密認(rèn)證?！ IPS?197是由美國國家標(biāo)準(zhǔn)技術(shù)研究所(NIST)發(fā)
- 關(guān)鍵字： Vitesse FIPS PHY AES IoT
Marvell發(fā)布全新28納米萬兆以太網(wǎng)和千兆以太網(wǎng)分組處理器產(chǎn)品
- 全球整合式芯片解決方案的領(lǐng)導(dǎo)廠商美滿電子科技日前宣布推出全新Marvell??Prestera??DX分組處理器系列，為新一代接入網(wǎng)帶來安全、節(jié)能的解決方案。Marvell?Prestera?DX產(chǎn)品家族采用了先進(jìn)的SoC架構(gòu)，延續(xù)了公司在基于28納米工藝的高集成度分組交換領(lǐng)域的領(lǐng)先地位。其中DX3300和DX3200家族設(shè)計用于簡化和保護(hù)這些融合的接入部署。此外，隨著市場加速采用萬兆以太網(wǎng)服務(wù)器，業(yè)界對于DX8200分組處理器家族的需求也不斷攀升。該處理器家族
- 關(guān)鍵字： Marvell 以太網(wǎng) SoC DX3300 PHY
d-phy介紹
D-PHY
MIPI 協(xié)議中的一項，D-PHY提供了對DSI （串行顯示接口）和CSI（串行攝像頭接口）在物理層上的定義
D-PHY 描述了源同步，高速，低功耗的物理層。D-PHY的數(shù)據(jù)傳輸率不是固定的，500-1000 Mbit/s。D-phy取名自羅馬數(shù)字500 “D”。
PHY：
一條時鐘通道
一條或多條數(shù)據(jù)通道
三條主通道類型為：
單向時鐘通道 [ 查看詳細(xì) ]
d-phy相關(guān)帖子
d-phy資料下載
d-phy專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473