dab-ip 文章 進入dab-ip技術社區(qū)
Dolphin Design推出用于聲音分類的創(chuàng)新IP,可減少99%的功耗

- 2023年6月28日,格勒諾布爾。Dolphin Design是提供電源管理、音頻和處理器以及ASIC設計服務的半導體IP解決方案的領導者,今天宣布推出WhisperExtractor,這是一個改變游戲規(guī)則的混合信號IP,用于支持語音和音頻的SoC。WhisperExtractor IP能夠以μW級別的功耗實現語音和聲音分類,為突破性的在線語音用戶界面和在線聲音檢測鋪平道路。該IP增強了旨在實現關鍵詞識別(KWS)、自動語音識別(ASR)、自然語言處理(NLP)或智能安全攝像頭等電池供電的高能效聲音分類應
- 關鍵字: Dolphin Design 聲音分類 IP
CEVA將在上海世界移動通信大會展示消費類電子用芯片和軟件IP

- 全球領先的無線連接和智能感知技術及共創(chuàng)解決方案的授權許可廠商CEVA, Inc.(納斯達克股票代碼:CEVA)參加2023年6月28至30日在上海舉辦的世界移動通信大會。在這次展會上,CEVA團隊將與SoC和OEM客戶面對面溝通交流,探討最新的技術創(chuàng)新,并介紹如何充分利用CEVA IP開發(fā)無線連接和智能感知應用以實現產品設計目標。 CEVA將在行政會議室展示用于邊緣AI、5G、計算機視覺、空間音頻(spatial-audio)和物聯網連接的最新解決方案,包括: ● 邊緣AI推
- 關鍵字: CEVA 上海世界移動通信大會 IP
Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

- 3nm 時代來臨了!Cadence 在 2023 年 TSMC 北美技術研討會期間發(fā)布了面向臺積電 3nm 工藝(N3E)的 112G 超長距離(112G-ELR)SerDes IP 展示,這是 Cadence 112G-ELR SerDes IP 系列產品的新成員。在后摩爾時代的趨勢下,FinFET 晶體管的體積在 TSMC 3nm 工藝下進一步縮小,進一步采用系統(tǒng)級封裝設計(SiP)。通過結合工藝技術的優(yōu)勢與 Cadence 業(yè)界領先的數字信號處理(DSP)SerDes 架構,全新的 112G-ELR
- 關鍵字: Cadence TSMC 3nm工藝 SerDes IP
為什么嵌入式FPGA(eFPGA)IP是ADAS應用的理想選擇?

- 提高汽車電氣化和自動駕駛的一個主要方面是先進駕駛輔助系統(tǒng)(ADAS)的普及。如今,這些系統(tǒng)正迅速應用于市場上幾乎所有的車輛,而且隨著技術的成熟,這一趨勢只會持續(xù)下去。然而,隨著技術的發(fā)展,ADAS設計人員面臨的硬件挑戰(zhàn)變得越來越復雜。在本文中,我們將介紹ADAS的硬件需求,FPGA如何填補這些空白,以及為什么eFPGA IP將成為下一個ADAS硬件趨勢。ADAS的硬件要求ADAS在現代汽車中的發(fā)展給底層硬件帶來了一些嚴峻的挑戰(zhàn)。在像ADAS這樣的關鍵任務應用中,最重要的目標是確保車輛乘員的安全。這個目標要
- 關鍵字: 嵌入式FPGA eFPGA IP ADAS
ASICLAND為汽車、AI企業(yè)和AI邊緣SoC應用選擇Arteris IP

- 加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統(tǒng)(SoC)創(chuàng)建的領先系統(tǒng) IP 提供商Arteris, Inc.(納斯達克股票代碼:AIP),今天宣布 ASICLAND 已獲得具有汽車安全完整性等級 ASIL B 和 AI 選項的Arteris FlexNoC授權。該技術將被用于汽車的主系統(tǒng)總線和各種應用的AI SoC之中。ASICLAND是一家領先的ASIC半導體和SoC設計服務公司。該公司為5nm,7nm,12nm,16nm和28nm處理器開發(fā)了許多具有復雜技術的半導體產
- 關鍵字: ASICLAND SoC Arteris IP
IAR Embedded Secure IP保障產品開發(fā)后期安全性

- 憑借IAR的全新安全解決方案,嵌入式開發(fā)人員即使是在軟件開發(fā)過程的后期階段,也能輕松地為現有應用植入可靠的安全性,并直接投入生產瑞典烏普薩拉–2023年4月13日–嵌入式開發(fā)軟件和服務的全球領導者IAR宣布推出IAR Embedded Secure IP解決方案,以幫助開發(fā)者即使在產品項目周期的后期,也能夠為其固件應用植入嵌入式安全方案。通過IAR Embedded Secure IP解決方案,軟件經理、工程師和項目經理可以在設計過程中的任何階段,甚至是生產和制造階段,以獨特、靈活且安全的方式快速升級他們
- 關鍵字: IAR Embedded Secure IP 開發(fā)后期安全性
半導體IP企芯原股份預計2022年凈利同比增長455.31%
- 2月23日,半導體IP企業(yè)芯原股份公布2022年年度業(yè)績快報,報告期內,公司預計實現營業(yè)收入26.79億元,同比增長25.23%;預計實現歸屬于母公司所有者的凈利潤7381.43萬元,同比增長455.31%。芯原股份表示,2022年度,在半導體產業(yè)周期的景氣度轉換、下行壓力增大的產業(yè)背景下,公司保持了營業(yè)收入同比快速增長趨勢。其中知識產權授權使用費收入預計同比增長28.79%、特許權使用費收入預計同比增長12.49%、芯片設計業(yè)務收入預計同比增長4.46%、量產業(yè)務收入預計同比增長36.41%。2022年
- 關鍵字: IP 芯原股份
芯來科技:立足開源架構,做好RISC-V生態(tài)圈
- 過去幾年,國際形勢的變化讓壯大中國芯片設計產業(yè)成為中國半導體產業(yè)發(fā)展的主題,伴隨著全社會對中國半導體產業(yè)的關注提升和資本的涌入,整個半導體設計產業(yè)鏈迎來全面的發(fā)展機遇。對中國集成電路設計產業(yè)來說,芯片設計能力的提升,不僅需要設計公司技術的提升,還需要先進的本土芯片制造能力和相關設計工具的鼎力支撐。 隨著國內芯片設計企業(yè)的大量涌現,本土芯片設計帶動著設計IP需求增長非常明顯,這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇,同時也催生出大量的新興IP初創(chuàng)企業(yè),這些企業(yè)的起點高、IP運作經驗豐富,共同
- 關鍵字: 芯來科技 RISC-V IP ICCAD
奎芯科技:致力于打通Chiplet設計到封裝全鏈條
- 過去幾年,國際形勢的變化讓壯大中國芯片設計產業(yè)成為中國半導體產業(yè)發(fā)展的主題,伴隨著全社會對中國半導體產業(yè)的關注提升和資本的涌入,整個半導體設計產業(yè)鏈迎來全面的發(fā)展機遇。對中國集成電路設計產業(yè)來說,芯片設計能力的提升,不僅需要設計公司技術的提升,還需要先進的本土芯片制造能力和相關設計工具的鼎力支撐。 隨著國內芯片設計企業(yè)的大量涌現,本土芯片設計帶動著設計IP需求增長非常明顯,這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇,同時也催生出大量的新興IP初創(chuàng)企業(yè),這些企業(yè)的起點高、IP運作經驗豐富,共同為
- 關鍵字: 奎芯科技 Chiplet IP ICCAD
Codasip 宣布成立 Codasip 實驗室,以加速行業(yè)前沿技術的開發(fā)和應用!

- 德國慕尼黑,2022年12月7日——處理器設計自動化和RISC-V處理器IP的領導者Codasip今日宣布成立Codasip實驗室(Codasip Labs)。作為公司內部創(chuàng)新中心,新的Codasip實驗室將支持關鍵應用領域中創(chuàng)新技術的開發(fā)和商業(yè)應用,覆蓋了安全、功能安全(FuSa)和人工智能/機器學習(AI/ML)等方向。該實驗室的使命在于識別和構建相關技術,以擴展定制計算的可能性,并加快具有定制化的、領域專用設計的差異化產品的開發(fā),并縮短其上市時間。Codasip實驗室將由公司創(chuàng)始人兼總裁馬克仁(Ka
- 關鍵字: Codasip Codasip 實驗室 IP RISC-V
“倒金字塔”折射IP巨大價值,Imagination IP創(chuàng)新蝶變賦能半導體產業(yè)

- 過去50余年,芯片制程迭代沿著摩爾定律滾滾向前,并持續(xù)增強著芯片的算力與性能?,F如今,無論是在SoC上集成越來越多的功能模塊,又或是利用chiplet技術在先進制程下進一步提升芯片集成度,都充分展現了芯片性能、功耗和成本的改進不能僅僅依賴于制程的升級,而需從不同的維度拓展創(chuàng)新來延續(xù)摩爾定律的“經濟效益”。這導致芯片設計變得越來越困難,IP的作用也愈加凸顯,逐漸成為企業(yè)尋求設計差異化道路上的“秘鑰”。?日前,在深圳舉辦的第10屆EEVIA年度中國硬科技媒體論壇暨產業(yè)鏈研創(chuàng)趨勢展望研討會上,Imag
- 關鍵字: IP Imagination
dab-ip介紹
您好,目前還沒有人創(chuàng)建詞條dab-ip!
歡迎您創(chuàng)建該詞條,闡述對dab-ip的理解,并與今后在此搜索dab-ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dab-ip的理解,并與今后在此搜索dab-ip的朋友們分享。 創(chuàng)建詞條