EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
基于DSP的雙電動(dòng)機(jī)同步控制平臺(tái)設(shè)計(jì)
- 引言長(zhǎng)期以來(lái)，電動(dòng)機(jī)作為機(jī)械能和電能的轉(zhuǎn)換裝置，在各個(gè)領(lǐng)域得到了廣泛應(yīng)用。無(wú)刷直流電動(dòng)機(jī)綜合了直流電動(dòng)機(jī)和交流電動(dòng)機(jī)的優(yōu)點(diǎn)，既具有交流電動(dòng)機(jī)結(jié)構(gòu)簡(jiǎn)單、運(yùn)行可靠、維護(hù)方便的特點(diǎn)，又具有直流電動(dòng)機(jī)運(yùn)行效率
- 關(guān)鍵字： DSP 雙電動(dòng)機(jī) 平臺(tái)設(shè)計(jì) 同步控制
基于FPGA和DSP的微振動(dòng)傳感器信號(hào)采集系統(tǒng)設(shè)計(jì)
- 摘要：為實(shí)現(xiàn)對(duì)雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)。通過(guò)描述系統(tǒng)的硬件設(shè)計(jì)原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計(jì)和實(shí)
- 關(guān)鍵字： FPGA DSP 振動(dòng)傳感器 信號(hào)采集
基于DSP／BIOS的數(shù)據(jù)采集系統(tǒng)研制
- 基于DSP／BIOS的數(shù)據(jù)采集系統(tǒng)研制,摘要：針對(duì)多模式、高速、大數(shù)量采集及網(wǎng)絡(luò)實(shí)時(shí)上傳的要求，設(shè)計(jì)專用數(shù)據(jù)采集系統(tǒng)。硬件上以DM642作為主控CPU，軟件上利用其內(nèi)嵌的DSP／BIOS操作系統(tǒng)調(diào)度網(wǎng)絡(luò)控制任務(wù)、數(shù)據(jù)采集任務(wù)、周期觸發(fā)線程以及硬件中斷，并利
- 關(guān)鍵字： DSP／BIOS DM642 多線程 NDK 數(shù)據(jù)采集
利用CPLD實(shí)現(xiàn)FPGA的快速加載
- 基于SRAM的FPGA由于其可編程、可升級(jí)的特性，被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性，每次上電后都需要重新對(duì)FPGA進(jìn)行加載。隨著通信系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA配置文件越來(lái)越大，加載時(shí)間越來(lái)越長(zhǎng)，嚴(yán)重影響系統(tǒng)的啟動(dòng)時(shí)同。為了提高FPGA的加載效率，在此提出一種通過(guò)CPLD進(jìn)行FPGA串行加載的方案。通過(guò)驗(yàn)證，該方法既能能提高FPGA加載效率，又能節(jié)省CPU和FPGA的GIPO管腳，降低系統(tǒng)啟動(dòng)時(shí)間，非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
- 關(guān)鍵字： CPLD FPGA
面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計(jì)
- 面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計(jì),摘要：在此設(shè)計(jì)出一種基于DSP+FPGA技術(shù)的面向異步視頻的嵌入式圖像處理系統(tǒng)，以一種靈活的架構(gòu)避免了幀間不同步方法對(duì)雙口RAM顯存的需求，既能夠保證圖像輸出質(zhì)量，又有利于提升圖像處理的性能指標(biāo)。系統(tǒng)以FPGA為核心
- 關(guān)鍵字： 異步視頻 圖像處理 嵌入式系統(tǒng) FPGA 幀存切換
基于SoPC的狀態(tài)監(jiān)測(cè)裝置的嵌入式軟硬件協(xié)同設(shè)計(jì)
- 基于SoPC的狀態(tài)監(jiān)測(cè)裝置的嵌入式軟硬件協(xié)同設(shè)計(jì),摘要：首先介紹了軟硬件協(xié)同設(shè)計(jì)方法的發(fā)展過(guò)程和狀態(tài)監(jiān)測(cè)裝置開發(fā)的背景資料，然后利用該方法設(shè)計(jì)了一款新型的高性能狀態(tài)監(jiān)測(cè)裝置，并分別從硬件和軟件2個(gè)角度對(duì)設(shè)計(jì)方法進(jìn)行了深入說(shuō)明。該裝置已成功集成于水電機(jī)組
- 關(guān)鍵字： 軟硬件協(xié)同 SoPC 狀態(tài)監(jiān)測(cè) Linux FPGA PLC
淺談基于ARM/DSP的圖像采集與視頻應(yīng)用
- 隨著社會(huì)經(jīng)濟(jì)的快速發(fā)展以及人民生活水平、消費(fèi)支付能力的提高，各種娛樂(lè)場(chǎng)所消費(fèi)市場(chǎng)迅猛發(fā)展。由于娛樂(lè) ...
- 關(guān)鍵字： 于ARM DSP 圖像采集 視頻應(yīng)用
Tensilica與Waves達(dá)成合作關(guān)系
- Tensilica和Waves的合作，為流行的DSP內(nèi)核增加專業(yè)品質(zhì)的音頻增強(qiáng)技術(shù) 美國(guó)內(nèi)華達(dá)州拉斯維加斯國(guó)際消費(fèi)電子展(CES) 2013年1月8日–Tensilica今日宣布，Waves消費(fèi)電子部門(LVH 1430)，業(yè)界領(lǐng)先的專業(yè)音頻數(shù)字信號(hào)處理及格萊美?技術(shù)獎(jiǎng)的獲得者，與Tensilica(拉斯維加斯會(huì)議中心南廳2，展廳號(hào)為MP25060)，業(yè)界領(lǐng)先的數(shù)據(jù)處理器IP核授權(quán)商達(dá)成新的合作關(guān)系。Tensilica的HiFi音頻DSP內(nèi)核現(xiàn)可采用Waves的MaxxAud
- 關(guān)鍵字： Tensilica DSP
dsp+fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473