<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章進入dsp+fpga技術(shù)社區(qū)

合眾達聯(lián)手TI推出免費Code Composer Studio IDE v4

　　自即日起至2010年12月31日期間，合眾達聯(lián)合TI推出免費的、可永久持續(xù)升級的Code Composer Studio IDE v4. 　　凡購買任意一款合眾達公司(SEED)的基于TI處理器平臺的SEED-XDS560仿真器或SEED-XDS510仿真器，您將即刻免費獲得鉑金版支持永久持續(xù)升級的Code Composer Studio IDE v4. 　　同時，合眾達為回饋老客戶，凡購買過合眾達仿真器的朋友，　　可免費下載Code Composer Studio IDE v4 　　注冊可
關(guān)鍵字：合眾達 DSP

一種基于FPGA的雷達脈沖預(yù)分選器設(shè)計

0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復雜，信號日趨密集，新體制雷達不斷出現(xiàn)，雷達信號的各個參數(shù)以各種規(guī)律變化，...
關(guān)鍵字： FPGA 雷達信號雷達脈沖預(yù)分選器

高速G,729ab聲碼器設(shè)計及其在媒體網(wǎng)關(guān)中的應(yīng)用

關(guān)鍵字： VoIP 媒體網(wǎng)關(guān) 編解碼 DSP

基于FPGA的語音錄制與回放系統(tǒng)

系統(tǒng)用FPGA實現(xiàn)了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結(jié)合高品質(zhì)數(shù)字信號音頻編／解碼芯片WM8731成功地實現(xiàn)了語音的錄制及回放功能，同時利用Matlab 7．O．4軟件對所采集的語音數(shù)據(jù)進行仿真。系統(tǒng)采用SoPC技術(shù)，自行設(shè)計采集模塊和I2C協(xié)議驅(qū)動模塊，并通過AWALON總線掛裁在Nios軟核上實時高速采集與回放。實踐表明，系統(tǒng)具有集成度高，穩(wěn)定性好，實時性強的特點。
關(guān)鍵字： FPGA 語音回放系統(tǒng)

基于FPGA的PCI總線串口卡設(shè)計

為了方便外部設(shè)備與計算機進行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計。利用Altera公司的FPGA芯片EP1C6SQ240實現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個設(shè)計緊湊、小巧。該設(shè)計符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類測試設(shè)備、工廠自動化、有線通信等領(lǐng)域。
關(guān)鍵字： FPGA PCI 總線串口

基于COFF文件分析提取器的DSP下載文件生成

關(guān)鍵字： DSP COFF文件文件分析提取器

基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

提出一種設(shè)計全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實現(xiàn)了硬件電路。軟件仿真和硬件測試的結(jié)果證明了該設(shè)計的正確性和易實現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點。同時，系統(tǒng)設(shè)計表明基于DSP Builder的設(shè)計方法可縮短設(shè)計周期，提高設(shè)計的靈活性。
關(guān)鍵字：相環(huán) 設(shè)計實現(xiàn) 數(shù)字適應(yīng) DSP Builder 帶寬基于

基于中檔FPGA多相濾波器的設(shè)計實現(xiàn)

基于中檔FPGA多相濾波器的設(shè)計實現(xiàn),　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號處理( DSP )的應(yīng)用，從MP3播放器、數(shù)碼相機到手機。DSP設(shè)計人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(有大量的抽頭)，濾波器的響應(yīng)越好。然而這
關(guān)鍵字：設(shè)計實現(xiàn) 濾波器多相 FPGA 基于

FPGAs的DSP性能分析

FPGAs的DSP性能分析,　FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖
關(guān)鍵字：分析性能 DSP FPGAs

德州儀器推出兩款免費軟件開發(fā)工具

　　日前，德州儀器 (TI) 宣布推出兩款免費軟件開發(fā)工具，幫助 ARM?、Linux? 以及系統(tǒng)開發(fā)人員便捷地利用 TI 集成型浮點與定點 DSP + ARM 處理器旗下 TMS320C6000? 數(shù)字信號處理器 (DSP) 的實時高密度信號處理功能。C6EZRun 與 C6EZAccel 軟件開發(fā)工具可幫助 ARM 開發(fā)人員便捷地進行 DSP 編程，不但可簡化和加速開發(fā)進程，而且還可縮短 DSP 的開發(fā)啟動時間與產(chǎn)品的上市時間，并降低開發(fā)成本。　　
關(guān)鍵字：德州儀器 ARM DSP

基于FPGA的PCIE總線擴展卡的設(shè)計

基于FPGA的PCIE總線擴展卡的設(shè)計,　PCIE(PCI express)是用來互聯(lián)諸如計算機和通信平臺應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點，采用與PCI相同的使用模型和讀/寫通信模型，支持各種常見的事務(wù)。其存
關(guān)鍵字：擴展設(shè)計總線 PCIE FPGA 基于

FPGA 28納米市場戰(zhàn)火升溫晶圓代工巨頭激烈角逐

　　可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉 (Altera)先后推出28納米FPGA產(chǎn)品，不僅使FPGA市場戰(zhàn)火升溫，也讓晶圓代工市場激烈角逐，在Xilinx首度與臺積電攜手合作后，Altera在28納米產(chǎn)品的布局上亦相當積極，近期亦展示在28納米 FPGA平臺上的25-Gbps收發(fā)器，F(xiàn)PGA雙雄的激烈競賽，預(yù)料臺積電將成為最大受惠者。　　Altera指出，在28納米FPGA中展示25-Gbps收發(fā)器，是收發(fā)器產(chǎn)品的里程碑，該芯片是Altera用于在28納米FPGA上，
關(guān)鍵字： Xilinx FPGA 28納米

FPGA 是實現(xiàn)綠色搜索技術(shù)的關(guān)鍵

無論為數(shù)以百萬計的用戶搜索請求提供服務(wù)還是處理超大量的信息，都需要數(shù)量龐大的計算資源，進而消耗大量能源。事實上，用于計算與冷卻的能耗費用是數(shù)據(jù)中心運營的最大成本 [1]。隨著數(shù)據(jù)中心的數(shù)量和規(guī)模不斷增長，
關(guān)鍵字： FPGA 綠色搜索技術(shù)

基于FPGA的?？臻g管理器的研究和設(shè)計

摘要：提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu)，使堆?？臻g最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實現(xiàn)了具有自動檢驗功能的?？臻g管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡
關(guān)鍵字： FPGA ?？臻g 管理器

基于FPGA的恒溫晶振頻率校準系統(tǒng)的設(shè)計

摘要: 為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求，基于FPGA設(shè)計了一種晶振頻率校準系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩(wěn)定度的同步信號。系統(tǒng)中
關(guān)鍵字： FPGA 恒溫晶振頻率校準系統(tǒng)

共9877條 425/659 |‹ « 423 424 425 426 427 428 429 430 431 432 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。創(chuàng)建詞條

dsp+fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

dsp+fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp+fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

dsp+fpga專欄文章

熱門主題

DSP+FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();