<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章進入dsp+fpga技術(shù)社區(qū)

基于FPGA+DSP的雷達回波發(fā)生器設(shè)計

雷達回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊含雷達目標和環(huán)境信息的模擬雷達信號，用來對雷達系統(tǒng)進行性能測試和評估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達回波發(fā)生器的設(shè)計方法；簡要介紹了設(shè)計思想，詳細闡述了系統(tǒng)的硬件組成和軟件設(shè)計，并給出了測試結(jié)果并總結(jié)了該雷達回波發(fā)生器的一些優(yōu)點。
關(guān)鍵字： FPGA DSP 雷達回波發(fā)生器

基于DSP的PDF417快速解碼終端的設(shè)計與實現(xiàn)

基于DSP的PDF417快速解碼終端的設(shè)計與實現(xiàn),設(shè)計并實現(xiàn)了一種基于DSP平臺的PDF417條碼快速解碼終端。該終端能對攝像頭采集的含有PDF417條碼的圖像進行復(fù)雜背景下條碼區(qū)域提取、條碼畸變校正等條碼圖像預(yù)處理，實現(xiàn)了復(fù)雜背景和不均勻光照條件下條碼的全方位快速讀取。
關(guān)鍵字：終端設(shè)計實現(xiàn) 解碼快速 DSP PDF417 基于

基于DSP的CAN總線系統(tǒng)設(shè)計與實現(xiàn)

基于DSP的CAN總線系統(tǒng)設(shè)計與實現(xiàn),摘要：介紹了基于DSP的CAN控制器的設(shè)計及應(yīng)用方法，利用該方法可以在波特率高達lMb／s的條件下穩(wěn)定、可靠地傳輸數(shù)據(jù)，而且延遲時間很少。實驗證明，利用TMS320F2812內(nèi)嵌的CAN模塊來構(gòu)成的硬件電路和軟件設(shè)計十分簡單
關(guān)鍵字：設(shè)計實現(xiàn) 系統(tǒng) 總線 DSP CAN 基于

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個高級主控制器，一個外設(shè)控制器，主機和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
關(guān)鍵字： ISPl FPGA 362 紅外成像系統(tǒng)

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計

0引言可編程電源指某些功能或參數(shù)可以通過計算機軟件編程進行控制的電源?？删幊屉娫吹膶崿F(xiàn)方法...
關(guān)鍵字： FPGA 可編程電壓源設(shè)計 Cyclone

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計用于無線、固網(wǎng)、廣播、工業(yè)和消費類市場等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時實現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評論說：“我們比競爭產(chǎn)品
關(guān)鍵字： Altera FPGA Cyclone 開發(fā)套件

基于FPGA的TDI-CCD時序電路設(shè)計

摘要：介紹TDI-CCD的特點、工作原理，根據(jù)項目所使用的TDI-CCD的使用要求，設(shè)計一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路，驅(qū)動時序使用VHDL語言編寫，在QuartusⅡ平臺上進行時序
關(guān)鍵字： TDI-CCD FPGA 時序電路設(shè)計

基于H．264視頻編解碼DSP實現(xiàn)與優(yōu)化

基于H．264視頻編解碼DSP實現(xiàn)與優(yōu)化,摘要：H．264是最新的視頻編碼國際標準，是圖像通信研究領(lǐng)域的熱點問題之一，利用高性能數(shù)字信號處理器來實現(xiàn)H．264：實時編解碼是一種快速有效的方法，有助于H．264視頻標準的迅速推廣和應(yīng)用。TI公司生產(chǎn)的DM64X系列
關(guān)鍵字：實現(xiàn) 優(yōu)化 DSP 解碼視頻基于

基于FPGA快速A 律壓縮編碼的設(shè)計與實現(xiàn)

摘要:本文針對A律13折線法的算法特點，提出一種并行數(shù)據(jù)處理算法，實現(xiàn)了編碼的流水線操作。運用VHDL語言將其在FPGA中實現(xiàn)，借助quartus II6.0平臺進行驗證，并對驗證結(jié)果進行分析，評估了系統(tǒng)的性能，證實了該算法的
關(guān)鍵字： FPGA 壓縮編碼

基于ARM和FPGA的微加速度計數(shù)據(jù)采集系統(tǒng)設(shè)計

摘要：基于常用的MEMS慣性器件微型加速度計，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計方案，微加速度計的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進行顯示和
關(guān)鍵字： FPGA ARM 微加速度計數(shù)據(jù)采集

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計,概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計與實現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實驗表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強
關(guān)鍵字：原理設(shè)計系統(tǒng) 電壓 FPGA 可編程采用

基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法

基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
關(guān)鍵字：設(shè)計開發(fā) 故障方法 FPGA 解決 EDA 仿真技術(shù) 基于

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計方案

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計方案,眾所周知眼晴是“心靈之窗”，而對于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計了智
關(guān)鍵字：設(shè)計方案智能技術(shù) FPGA 采用

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化原理設(shè)計電路語言 CPLD/FPGA VHDL 采用

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實現(xiàn)這
關(guān)鍵字： III FPGA 技術(shù) Cyclone 使用 LCD HDTV 高清晰

共9877條 461/659 |‹ « 459 460 461 462 463 464 465 466 467 468 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。創(chuàng)建詞條

dsp+fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

dsp+fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp+fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

dsp+fpga專欄文章

熱門主題

DSP+FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();