dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

讓DSP成為創(chuàng)新的不竭源泉

DSP推進(jìn)數(shù)字化創(chuàng)新當(dāng)二十一世紀(jì)的第一個(gè)年代已過去一半多一點(diǎn)的時(shí)候，也許這正是我們回顧數(shù)字信息產(chǎn)業(yè)演變的大好時(shí)機(jī)。曾經(jīng)有過多少對(duì)新世紀(jì)熱情的憧憬，正在逐漸變成對(duì)新趨勢(shì)理性的展望，而這一切都源于一個(gè)共同而永恒的動(dòng)力，就是“數(shù)字化創(chuàng)新”。若追溯到上世紀(jì)中葉，可以看到晶體管的誕生所具有的劃時(shí)代意義，而其中起決定性作用的創(chuàng)新在于硅晶體管的推出，德州儀器（TI）有幸憑此而進(jìn)入電子領(lǐng)域，一舉樹立起電子創(chuàng)新先鋒的形象。五十年代末期，TI通過開啟集成電路之門的創(chuàng)舉而逐步展現(xiàn)出充沛的創(chuàng)新精神。在半導(dǎo)體硅片中的植入分立的門電
關(guān)鍵字： DSP 創(chuàng)新單片機(jī) 嵌入式系統(tǒng)

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計(jì)算機(jī)通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲(chǔ)器
關(guān)鍵字： FPGA SRAM 單片機(jī) 加密嵌入式系統(tǒng) 存儲(chǔ)器

賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA

通過PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn)測(cè)試單片機(jī) 嵌入式系統(tǒng) 賽靈思VIRTEX-5

多核SoC的嵌入式軟件開發(fā)

與幾年前相比，生產(chǎn)嵌入式應(yīng)用產(chǎn)品的OEM感受到了越來越大的市場(chǎng)壓力，產(chǎn)品的新功能和新特性、業(yè)界新標(biāo)準(zhǔn)、市場(chǎng)供求、用戶對(duì)低功耗甚至零功耗的不斷追求，以及產(chǎn)品成本等越來越多的因素都會(huì)對(duì)典型嵌入式設(shè)計(jì)產(chǎn)生影響，這使得目前市場(chǎng)上的各種應(yīng)用產(chǎn)品，從純粹的消費(fèi)電子（如蜂窩電話、MP3播放器、數(shù)碼相機(jī)）到基礎(chǔ)設(shè)備（基站、電話系統(tǒng)、WAN交換機(jī)等），都產(chǎn)生了變化，這些變化促使研發(fā)人員開發(fā)更加完善和復(fù)雜的軟件，并在高端產(chǎn)品上使用大量的FPGA。這些變化同時(shí)也將設(shè)計(jì)者推向了ASIC/SOC與非傳統(tǒng)硬件模型——多核設(shè)計(jì)。
關(guān)鍵字： DSP SoC 單片機(jī) 嵌入式系統(tǒng) SoC ASIC

賽靈思最新版ISE大幅縮短FPGA設(shè)計(jì)周期

賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思

以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實(shí)現(xiàn)簡(jiǎn)單，具有自動(dòng)保護(hù)切換功能；POA的復(fù)接過程比較復(fù)雜，可以通過高系統(tǒng)開銷提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場(chǎng)看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路通訊網(wǎng)絡(luò) 無線

FPGA:來日方長顯身手--專訪Altera總裁兼CEO John Daane

Altera是一個(gè)團(tuán)結(jié)緊密的團(tuán)體，每一個(gè)成員都有共同的堅(jiān)定的信念和為此信念?yuàn)^斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家。看來他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。如果現(xiàn)在讓我歷
關(guān)鍵字： FPGA

DVB-C解交織器的FPGA實(shí)現(xiàn)

卷積交織和解交織原理簡(jiǎn)介在DVB-C系統(tǒng)當(dāng)中，實(shí)際信道中的突發(fā)錯(cuò)誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計(jì)上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯(cuò)誤時(shí)，這種錯(cuò)誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號(hào)數(shù)據(jù)的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號(hào)數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構(gòu)成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)

Advanced Digital Signal Processing & Noise Reduction

Click Here to Download
關(guān)鍵字： DSP Noise 嵌入式

賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA

通過PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 賽靈思公司宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點(diǎn) v1.1
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn) VIRTEX-5 測(cè)試單片機(jī) 嵌入式系統(tǒng) 賽靈思測(cè)試測(cè)量

基于FPGA的圖像預(yù)處理系統(tǒng)

本文介紹的是利用FPGA并行處理和計(jì)算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。
關(guān)鍵字： FPGA 圖像預(yù)處理系統(tǒng)

數(shù)字信號(hào)處理(DSP)應(yīng)用系統(tǒng)中的低功耗設(shè)計(jì)

一、合理選擇DSP器件　　應(yīng)根據(jù)系統(tǒng)要求來選擇合適的DSP器件。在典型的DSP應(yīng)用系統(tǒng)中，通常其核心是由一片或多片DSP構(gòu)成數(shù)據(jù)處理模塊，由于系統(tǒng)運(yùn)算量大且速度要求高，因此DSP內(nèi)部的部件開關(guān)狀態(tài)轉(zhuǎn)換十分頻繁，這使得DSP器件的功耗在應(yīng)用系統(tǒng)的功耗中占有相當(dāng)?shù)谋壤?，所以設(shè)計(jì)人員在進(jìn)行電路低功耗設(shè)計(jì)時(shí)要熟悉DSP及其相關(guān)產(chǎn)品的情況。DSP器件的功耗與該系統(tǒng)的電源電壓有關(guān)，同一系列的產(chǎn)品，其供電電壓也可能不同，如TMS320C2XX系列中供電電壓就有5V和3.3V兩種，在系統(tǒng)功耗是系統(tǒng)設(shè)計(jì)首要目標(biāo)的情況下，應(yīng)
關(guān)鍵字： DSP

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

引言隨著電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理內(nèi)容日益復(fù)雜，同時(shí)，很多情況下要求整個(gè)系統(tǒng)具有低功耗的特點(diǎn)。為滿足這種要求，DSP芯片設(shè)計(jì)技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來看，TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS，即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來看，TMS320VC5502內(nèi)核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。模擬信號(hào)的輸入經(jīng)過50Hz陷波電路(濾除工頻
關(guān)鍵字： ADS7805 CPLD DSP 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)處理

基于DSP的數(shù)字掃描探針顯微鏡的硬件解決方案研究

數(shù)字掃描探針顯微鏡（scanning probe microscope，SPM）是研究納米的重要工具，它利用探針和樣品的不同互相作用來探測(cè)表面或界面在納米尺度上表現(xiàn)出的物理性質(zhì)和化學(xué)性質(zhì)，它的問世對(duì)表面科學(xué)、物理學(xué)、微電子學(xué)、電子材料學(xué)、先進(jìn)材料和納米材料等研究領(lǐng)域技術(shù)重要的意義，與此同時(shí)，數(shù)字信號(hào)處理技術(shù)已經(jīng)發(fā)展得相當(dāng)成熟，DSP技術(shù)也已經(jīng)廣泛地應(yīng)用于通信、測(cè)量、多媒體、消費(fèi)電子產(chǎn)品等領(lǐng)域，由于把DSP和SPM結(jié)合在一起是SPM儀器發(fā)展的必然方向，它能使SPM性能更趨于完善，為此，本文介紹如何用TMS3
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 數(shù)字掃描顯微鏡