<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-FPGA片上硬件乘法器的使用

在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中，F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時間的就是乘法運(yùn)算，因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會調(diào)用硬件乘法IP核。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 硬件乘法器

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺的調(diào)試技巧和注意事項(xiàng)

作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對每個芯片進(jìn)行單獨(dú)測試。這種情況下就需要避免另外一個芯片對調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀隔離調(diào)試

基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開發(fā)更快的下一代處理器。
關(guān)鍵字：流水線CPU 時序設(shè)計(jì) FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之： FPGA與DSP的通信接口設(shè)計(jì)

以上的接口中，比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持，開發(fā)難度較大，串行接口開發(fā)簡單，但是速率較慢。VPORT等特殊接口一般是在特定的場合下應(yīng)用，不具備通用性，而且需要修改DSP驅(qū)動，開發(fā)周期較長。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 通信接口 EMIF HPI BlockRAM

數(shù)字變頻的FPGA實(shí)現(xiàn)

本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過一個具體的實(shí)例，給出了FPGA實(shí)現(xiàn)的具體過程。
關(guān)鍵字：數(shù)字變頻 VHDL FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)字信號處理，隨著FPGA密度和速度的提高，現(xiàn)在FPGA已經(jīng)可以勝任一些原來只有專用芯片或者多DSP才能完成的計(jì)算任務(wù)。
關(guān)鍵字： DSP 協(xié)同處理 FPGA

時延估計(jì)算法的FPGA實(shí)現(xiàn)

時延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個問題，提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時延估計(jì)，并通過互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性，運(yùn)用VHDL語言編程，實(shí)現(xiàn)了整個相關(guān)算法。利用QuartusⅡ和Mat
關(guān)鍵字：時延估計(jì) 估計(jì)精度 FPGA 內(nèi)插

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：典型實(shí)例-VGA接口的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA與VGA顯示器的接口，幫助讀者進(jìn)一步了解VGA接口的時序和設(shè)計(jì)方法。
關(guān)鍵字： VGA接口 ModelSim FPGA

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：典型實(shí)例-字符LCD接口的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)FPGA與字符LCD的接口，幫助讀者進(jìn)一步了解字符液晶的工作原理和設(shè)計(jì)方法。
關(guān)鍵字：字符LCD接口 char_ram模塊 FPGA ModelSim

基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計(jì)

SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計(jì)簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動發(fā)送出去的方法。
關(guān)鍵字： SPI VHDL FPGA

利用FPGA夾層卡實(shí)現(xiàn)I/O設(shè)計(jì)靈活性

面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口.
關(guān)鍵字： IO標(biāo)準(zhǔn) 可配置 FPGA

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：典型實(shí)例-USB 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機(jī)進(jìn)行高速數(shù)據(jù)通信，分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計(jì)方法。
關(guān)鍵字： USB2.0 FX2 FPGA 高速數(shù)據(jù)傳輸

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：典型實(shí)例-RS-232C（UART）接口的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在通過分析UART控制器，設(shè)計(jì)實(shí)現(xiàn)了FPGA通過RS-232C接口與PC機(jī)的通信。設(shè)計(jì)過程中用Modelsim對UART控制器進(jìn)行仿真，幫助讀者進(jìn)一步了解UART協(xié)議的具體時序。
關(guān)鍵字： RS-232C接口 UART FPGA BlockRAM

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)A/D、D/A轉(zhuǎn)換器接口

A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計(jì)中的常用器件，經(jīng)常用來實(shí)現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。根據(jù)應(yīng)用場合的不同，A/D、D/A轉(zhuǎn)換芯片的性能指標(biāo)參數(shù)差別比較大，因此接口格式也無法統(tǒng)一。
關(guān)鍵字：轉(zhuǎn)換器接口外同步模式 FPGA 內(nèi)同步模式環(huán)形緩存區(qū)

基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

本白皮書討論用于實(shí)現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對于面臨產(chǎn)品及時面市、成本、性能、設(shè)計(jì)重用和產(chǎn)品長壽命等苛刻要求的嵌入式系統(tǒng)開發(fā)人員而言，單芯片方案是非常有價(jià)值的方法。
關(guān)鍵字：硬核處理器嵌入式系統(tǒng) FPGA

共9877條 84/659 |‹ « 82 83 84 85 86 87 88 89 90 91 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。創(chuàng)建詞條

dsp+fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

dsp+fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點(diǎn)對比
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp+fpga資料下載

如何使用FPGA和PCI總線實(shí)現(xiàn)天文圖像實(shí)時采集與處理系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計(jì)與實(shí)現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計(jì)與實(shí)現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費(fèi)下載

dsp+fpga專欄文章

熱門主題

DSP+FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();