<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應用

          •   引言   車輛在動態(tài)稱重時,作用在平臺上的力除真實軸重外,還有許多因素產(chǎn)生的干擾力,如:車速、車輛自身諧振、路面激勵、輪胎驅動力等,給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波,參數(shù)則不能過大,否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理,從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。   FIR濾波的原理及實現(xiàn)   本文采用FIR數(shù)字濾波,其原理如公式1所示。   Y(n)= (1)   其中h(k)為系統(tǒng)濾波參數(shù),x(n)為采集的信
          • 關鍵字: FPGA  FIR  

          基于USB2.0協(xié)議的通用測控通信接口設計

          • 隨著我國航空航天技術的迅速發(fā)展,對地面遙控遙測接收機的實時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構設計方案。基于DSP/FPGA架構的設計方案
          • 關鍵字: CY7C68013A  測控通信  FPGA  USB固件設計  

          ARM與神經(jīng)網(wǎng)絡處理器的通信方案設計

          • 摘要:基于ARM芯片和FPGA的特點,設計了一種ARM與FPGA人工神經(jīng)網(wǎng)絡處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數(shù)據(jù)傳輸進行控制,完成ARM與神經(jīng)網(wǎng)絡處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體
          • 關鍵字: 神經(jīng)網(wǎng)絡  嵌入式  通信  ARM  FPGA  S3C44BOX  ZDMA  

          基于雙口RAM核監(jiān)測數(shù)字示波器設計研究

          • 摘要:在核監(jiān)測中,常將各種傳感器輸出的信號通過A/D轉換器轉換為數(shù)字信號,然后利用數(shù)字信號處理技術對各種核信號進行數(shù)字處理。為了準確測量核信號數(shù)字波形的各種參數(shù),對基于FPGA雙口RAM的數(shù)字示波器進行了設計和
          • 關鍵字: 核脈沖  數(shù)字示波器  數(shù)字波形  FPGA  雙口RAM  

          基于FPGA的數(shù)字通信實訓平臺的設計與實現(xiàn)

          • 摘要:本實訓平臺著眼于提升高職層次學生的職業(yè)能力,圍繞典型的數(shù)字通信系統(tǒng)模型,設計了擴展性強、可測性好的FPGA核心板,并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力,創(chuàng)設了分層遞進的實驗模式
          • 關鍵字: FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9.0  片上通信系統(tǒng)  

          基于FPGA IP核的FFT實現(xiàn)與改進

          • 摘要 利用FPGA IP核設計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導致的頻譜泄露問題,提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設計方案進行了仿真,同
          • 關鍵字: FFT  FPGA  IP核  加窗處理  

          基于FPGA的多路數(shù)字信號復接系統(tǒng)設計與實現(xiàn)

          • 摘要 數(shù)字復分接技術是數(shù)字通信網(wǎng)中的一項重要技術,能將若干路低速信號合并為一路高速信號,以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復接系統(tǒng)的基礎上,采用VHDL對數(shù)字復分接系統(tǒng)進行建模設計和實現(xiàn)。并利
          • 關鍵字: 數(shù)字復接系統(tǒng)  乒乓操作  先進先出存儲器  FPGA  

          基于TMS320 C6455的以太網(wǎng)通信程序的設計

          • 文中介紹了TMS320 C64155 DSP EMAC接口的構成以及工作原理和關鍵數(shù)據(jù)結構,參考相關的以太網(wǎng)驅動程序,完成了基于C6455 DSP的以太網(wǎng)通信程序的設計。該網(wǎng)絡通信程序實現(xiàn)了某款信號處理機與上位機之間的高速通信接口。系統(tǒng)測試結果表明,利用C6455實現(xiàn)的以太網(wǎng)通信接口完全滿足系統(tǒng)設計要求,并且系統(tǒng)具有組成簡單、系統(tǒng)集成度高等優(yōu)點。該方案在其他多功能信號處理設備方面具有一定的應用價值。
          • 關鍵字: DSP  以太網(wǎng)通信  

          基于 DSP Builder 的行車道檢測的實現(xiàn)

          • 通過對攝像頭讀入的道路白線圖像進行灰度變換,再檢測出白線的邊緣,這是實現(xiàn)智能車自動導航和輔助導航的基礎。行車道檢測系統(tǒng)可以應用于智能車的防撞預警和控制。該系統(tǒng)設計重點是邊緣檢測電路的設計。邊緣檢測電路
          • 關鍵字: DSP Builder  行車道  檢測  

          JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)

          • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求,降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題,本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法,采用FPGA硬件實現(xiàn)可降低系統(tǒng)復雜度提高性能。最終設計的IP核具有資源占用少,性能良好和便于擴展等優(yōu)點,能夠滿足通信傳輸和照相設備等應用需求。
          • 關鍵字: JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

          基于單通道DRFM的基帶干擾源設計

          • 摘要 通過對單通道數(shù)字射頻存儲器的原理和結構分析,總結了單通道數(shù)字射頻存儲器的優(yōu)缺點,并基于單通道數(shù)字射頻存儲結構,引入DSP模塊設計了一種基帶干擾源,實現(xiàn)了對寬帶信號的處理。
            關鍵詞 數(shù)字射頻存儲器;基帶
          • 關鍵字: 射頻  存儲器  DSP  

          基于NiosⅡ的單點自適應控制器設計研究

          • 摘要 為了提高道路交叉口通行能力,設計了一種單點交叉口自適應控制系統(tǒng)。系統(tǒng)采用SOPC方案,利用具有NiosⅡ軟核的FPGA芯片設計了控制器的硬件,井利用遺傳算法建立了信號配時優(yōu)化模型、VHDL語言進行了遺傳算法的硬
          • 關鍵字: NiosⅡ  FPGA  單點交叉口  自適應控制  遺傳算法硬件化  

          高速實際據(jù)采集智能控制器的設計與實現(xiàn)

          • 摘要:文章以嵌入式和數(shù)據(jù)采集技術為基礎,研究設計并實現(xiàn)了基于ARM+FPGA體系架構面向高速實時數(shù)據(jù)采集應用的一種實用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
          • 關鍵字: ARM  FPGA  智能控制器  高速實時數(shù)據(jù)采集  

          基于DSP平臺的語音數(shù)字化設計

          • 基于DSP平臺的語音數(shù)字化設計以DSP為核心處理器,采用硬件軟件相結合的技術,具有話音采集,數(shù)字化壓縮,解壓和音頻揚聲器輸出功能,并同時具有DTMF、單音檢測及VAD功能。經(jīng)測試該設計功能完善,且成本不高,對高校的學生實踐教學及企業(yè)技術人員的實踐操作有著非常重要的實用價值。
          • 關鍵字: DSP  語音  數(shù)字化設計    

          基于DSP+FPGA的多混沌實時視頻圖像加密系統(tǒng)

          • 針對視頻圖像在數(shù)字通信中存在著安全和隱私問題,提出了基于DSP+FPGA技術來實現(xiàn)實時視頻圖像加密的系統(tǒng)設計方案,并詳細介紹了多混沌加密算法在DSP和FPGA上的實現(xiàn)。實驗結果表明多混沌實時視頻圖像加密增強了視頻圖像傳輸?shù)陌踩?,同時證明了本系統(tǒng)對實時視頻圖像能快速地進行加密。
          • 關鍵字: FPGA  DSP  混沌  實時視頻    
          共9873條 125/659 |‹ « 123 124 125 126 127 128 129 130 131 132 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();