dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的定時(shí)同步算法設(shè)計(jì)

摘要文中對(duì)適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時(shí)同步算法進(jìn)行了研究。通過對(duì)在高速數(shù)據(jù)傳輸通信中，該定時(shí)同步環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對(duì)于時(shí)鐘的要求，且更加易于實(shí)現(xiàn);將文中所提定時(shí)控制部分與其他文獻(xiàn)中的方法做了對(duì)比，表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn)，結(jié)果表明，該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時(shí)同步。目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中，主要包括兩個(gè)關(guān)鍵點(diǎn)：定時(shí)誤差估計(jì)和定時(shí)控制。傳統(tǒng)的定時(shí)
關(guān)鍵字： FPGA Gardner

一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計(jì)

摘要針對(duì)QC_LDPC碼的短環(huán)對(duì)碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對(duì)3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算，每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣，然后再將新生成的3個(gè)子矩陣組合成1個(gè)矩陣構(gòu)成基陣，最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機(jī)擴(kuò)展即可得到所需校驗(yàn)矩陣。根據(jù)該校驗(yàn)矩陣的特殊結(jié)構(gòu)，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實(shí)現(xiàn)碼率為1/2、碼長(zhǎng)為3456的正規(guī)(3，6)QC_LDPC碼譯碼器的布局布線
關(guān)鍵字： FPGA QC_LDPC

DSP編程技巧之11-揭開編譯器神秘面紗之文件、目錄與擴(kuò)展名

　　前面講了很多次和優(yōu)化、匯編這些相關(guān)的選項(xiàng)，如果以前接觸這些概念少的話，難免是云里霧里迷惑半天，需要多多練習(xí)、嘗試才能加深理解。所以這次換一些容易理解的，包括文件類型、目錄結(jié)構(gòu)、擴(kuò)展名等。這些概念并不新鮮，因?yàn)樗鼈兘M成了操作系統(tǒng)里面最基本的文件管理功能。在一個(gè)工程中包含的文件較少的時(shí)候，這些元素在編程環(huán)境例如CCS3.3里的管理并不復(fù)雜，大不了把所有要用到的文件都拷到同一個(gè)目錄下然后添加進(jìn)工程就行了。但是在更復(fù)雜的工程和更高級(jí)版本的編程環(huán)境里，例如在CCS5.x甚至剛剛推出的CCS6.x里，工程的管理看
關(guān)鍵字： DSP 嵌入式匯編器

基于FPGA的北斗QPSK信號(hào)調(diào)制器設(shè)計(jì)

摘要為研制北斗衛(wèi)星導(dǎo)航模擬信號(hào)源，設(shè)計(jì)實(shí)現(xiàn)了北斗QPSK信號(hào)調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號(hào)的正交相移鍵控調(diào)制信號(hào)的基礎(chǔ)上，基于軟件無線電的思想，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號(hào)調(diào)制器，通過功率譜測(cè)試，QPSK解調(diào)和簡(jiǎn)單串口信息傳輸，驗(yàn)證了調(diào)制解調(diào)硬件單元的正確性。北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國(guó)正在實(shí)施的自主研發(fā)、完全獨(dú)立運(yùn)行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號(hào)采用正交相移鍵控(QPSK)調(diào)制
關(guān)鍵字： FPGA QPSK

基于TMS320C6455的外部FLASH自動(dòng)加載設(shè)計(jì)

摘要為實(shí)現(xiàn)數(shù)字信號(hào)處理器的加栽，介紹了的各種加載模式，尤其是對(duì)外部ROM的引導(dǎo)方式，以及一種無需數(shù)據(jù)轉(zhuǎn)換即可通過數(shù)據(jù)加載將用戶程序?qū)懭隖lash的方法。以TMS320C6455為例，同時(shí)結(jié)合LED燈閃爍實(shí)例驗(yàn)證自動(dòng)加載的可行性。數(shù)字信號(hào)處理器(DSP)在數(shù)字信號(hào)處理中有著廣泛的應(yīng)用，尤其是與FPGA結(jié)合的設(shè)計(jì)，增加了應(yīng)用的靈活性和可升級(jí)性，能夠充分發(fā)揮其信號(hào)處理的優(yōu)越性。在設(shè)計(jì)以DSP為處理器的信號(hào)處理模塊時(shí)，DSP的加載方式是必須考慮的問題。本文將以TMS320C6455為例來研究DSP的自動(dòng)加載
關(guān)鍵字： DSP MS320C6455

一種基于DM648和FPGA構(gòu)架的圖像處理方案

摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對(duì)模塊內(nèi)部電路設(shè)計(jì)和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計(jì)的圖像處理模塊能夠支持對(duì)高清視頻圖像的切割、縮放、疊加和切換等算法處理。隨著數(shù)字化時(shí)代的到來，視頻圖像處理作為數(shù)字化的重要組成部分越來越重要，特別是對(duì)高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點(diǎn)。本文針對(duì)視頻處理技術(shù)的特點(diǎn)提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計(jì) 1.1 總體結(jié)構(gòu) 本文設(shè)計(jì)的
關(guān)鍵字： FPGA DM648

Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍

　　Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix? 10 FPGA和SoC客戶設(shè)計(jì)的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個(gè)市場(chǎng)領(lǐng)域密切合作，使用Stratix 10性能評(píng)估工具測(cè)試了他們的下一代設(shè)計(jì)?？蛻羲w會(huì)到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。　　HyperFlex是Altera為Strati
關(guān)鍵字： Altera FPGA SoC

大屏幕技術(shù)新趨勢(shì)：技術(shù)過剩與技術(shù)轉(zhuǎn)移

技術(shù)已經(jīng)不再是大屏幕行業(yè)最核心的驅(qū)動(dòng)力，雖然技術(shù)的力量依然強(qiáng)大，但是更多的競(jìng)爭(zhēng)元素將產(chǎn)生重大影響。
關(guān)鍵字： ARM DSP

基于FPGA和CAN總線的飛行模擬器通信接口設(shè)計(jì)

摘要：在飛行模擬器的設(shè)計(jì)中，為了使數(shù)據(jù)能夠快速有效地在飛行模擬器的各個(gè)模塊之間進(jìn)行高速傳遞，提出了一種使用FPGA作為CAN總線節(jié)點(diǎn)結(jié)構(gòu)中的核心處理器的設(shè)計(jì)方法，并完成了飛行模擬器通信接口的軟硬件設(shè)計(jì)。采用Verilog HDL進(jìn)行編程，能夠完成對(duì)SJA1000總線控制器的有效讀寫。實(shí)際測(cè)試表明，相較于單片機(jī)作為處理器，本設(shè)計(jì)可擴(kuò)展性好，易于修改和移植，能降低模擬器成本。飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備，它是一種由計(jì)算機(jī)實(shí)時(shí)控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實(shí)飛行環(huán)境的模擬設(shè)備。相較于利用飛機(jī)的飛行訓(xùn)
關(guān)鍵字： FPGA CAN

DSP編程技巧之10-揭開編譯器神秘面紗之匯編器選項(xiàng)

　　在DSP的編程中，雖然C編譯器的效率很高，使得我們可以使用C/C++完成大部分的編程工作，例如對(duì)運(yùn)算的實(shí)時(shí)性要求不是特別高的算法工作，比如PWM產(chǎn)生、電機(jī)的控制等等;但是一些對(duì)實(shí)時(shí)性要求非常高的算法，例如FFT、IFFT、除法/正余弦/反正切(編譯器調(diào)用多條語(yǔ)句實(shí)現(xiàn)對(duì)ROM中數(shù)學(xué)表的調(diào)用，例如除法用到了十幾條跳轉(zhuǎn)、賦值指令)等，仍然需要使用匯編語(yǔ)言才能實(shí)現(xiàn)最優(yōu)的運(yùn)行效率;對(duì)于一些特殊操作，例如某些bootloader、某些特殊寄存器的讀取/賦值，特別是一些CPU寄存器的賦值，也需要使用匯編語(yǔ)言才能完成
關(guān)鍵字： DSP 嵌入式匯編器

FPGA對(duì)可穿戴及移動(dòng)具有天然優(yōu)勢(shì)

　　可穿戴幾乎是全新的領(lǐng)域，它們所需的基本元器件業(yè)界都已有，但是真正去實(shí)現(xiàn)的時(shí)候，無論手環(huán)、手表、眼鏡等五花八門的產(chǎn)品，標(biāo)準(zhǔn)還沒有定下來，而且其概念和應(yīng)用還在擴(kuò)展，例如用于企業(yè)內(nèi)部的管理、生產(chǎn)線(像考核工人的違章)等。
關(guān)鍵字： FPGA MCU 京微雅格 201405

SPB嵌入式音頻處理系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA SPB 連接器 NanoBoard3000 AltiumDesigner

一款嵌入式數(shù)字存儲(chǔ)示波器設(shè)計(jì)方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： ILI9230 FPGA 數(shù)據(jù)處理數(shù)字存儲(chǔ)示波器 TMS320F2812

基于FPGA的嵌入式音頻處理系統(tǒng)設(shè)計(jì)

FPGA嵌入式設(shè)計(jì)中，常通過軟件編程的方式來訪問或者控制某些外圍設(shè)備.電路設(shè)計(jì)軟件Altium Designer的軟件平臺(tái)構(gòu)建器(SPB)是一個(gè)包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動(dòng)和服務(wù)程序的軟件構(gòu)架.SPB中的軟件IP模塊可以屏蔽底層細(xì)節(jié)，為FPGA嵌入式設(shè)計(jì)的快速開發(fā)提供便利，提高研發(fā)效率.介紹了基于SPB的FPGA嵌入式設(shè)計(jì)關(guān)鍵技術(shù)，并在智能開發(fā)平臺(tái)NanoBoard 3000上實(shí)現(xiàn)了基于SPB的嵌入式音頻處理系統(tǒng)設(shè)計(jì). 0 引言 FPGA(Field Programmable Gate A
關(guān)鍵字： FPGA NanoBoard

FPGA牛人的經(jīng)驗(yàn)分享

　　這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路! 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉B領(lǐng)域的知識(shí)。在我們職業(yè)生涯的開始，我們應(yīng)該問我們自己一些問題，我們想要成為怎樣的IC設(shè)計(jì)者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等? 　　IC設(shè)計(jì)的基本規(guī)則和流程是一樣的，無論啥樣的都會(huì)加到其中。HDL,FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識(shí)。因此我們遇到的
關(guān)鍵字： FPGA 嵌入式