dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

應(yīng)用于軟件無(wú)線電跳頻電臺(tái)的射頻前端電路設(shè)計(jì)方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：軟件無(wú)線電跳頻電臺(tái) 射頻前端電路設(shè)計(jì) DSP

一種無(wú)人飛行器溫度巡檢裝置設(shè)計(jì)

1.引言目前無(wú)人飛行器主要飛行于大氣對(duì)流層和平流層低層區(qū)間。該區(qū)間大氣溫度變化復(fù)雜，大氣環(huán)境的溫度過(guò)低或過(guò)高都將直接影響無(wú)人飛行器控制系統(tǒng)的正常工作。由于無(wú)人飛行器機(jī)身需要檢測(cè)溫度的部位較多，監(jiān)測(cè)目標(biāo)比較分散，使用單一結(jié)構(gòu)的溫度傳感器或結(jié)冰探測(cè)儀表難以實(shí)時(shí)、全面地掌握整個(gè)機(jī)身表而溫度狀況，因此，本設(shè)計(jì)結(jié)合已有的民用多路測(cè)溫技術(shù)，提出一種基于FPGA的適用于無(wú)人飛行器機(jī)身各部位溫度檢測(cè)和功能事務(wù)管理的多路溫度巡檢系統(tǒng)。該系統(tǒng)可在無(wú)人飛行器飛行過(guò)程中，根據(jù)需要循環(huán)監(jiān)測(cè)各部位的溫度狀況，以便能夠及早測(cè)出機(jī)身
關(guān)鍵字： FPGA PT100

一種基于FPGA的多路數(shù)字信號(hào)復(fù)接系統(tǒng)設(shè)計(jì)

摘要數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項(xiàng)重要技術(shù)，能將若干路低速信號(hào)合并為一路高速信號(hào)，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對(duì)數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計(jì)和實(shí)現(xiàn)。并利用乒乓操作和先進(jìn)先出存儲(chǔ)器(FIFO)對(duì)復(fù)接器進(jìn)行設(shè)計(jì)，利用幀同步器對(duì)數(shù)據(jù)進(jìn)行分接。以QuartusII8.0為仿真軟件，對(duì)設(shè)計(jì)進(jìn)行仿真驗(yàn)證，仿真結(jié)果表明，設(shè)計(jì)實(shí)現(xiàn)了復(fù)接系統(tǒng)，便于修改電路結(jié)構(gòu)，增強(qiáng)了設(shè)計(jì)的靈活性，且節(jié)約了系統(tǒng)資源。數(shù)字通信系統(tǒng)中，為了提高信道的利用率，使多路信號(hào)在同一條信道上傳輸時(shí)互
關(guān)鍵字： FPGA QuartusII

NI推出新一代軟件定義的儀器：200MHz矢量信號(hào)收發(fā)儀

　　美國(guó)國(guó)家儀器公司(National?Instruments,?簡(jiǎn)稱?NI)日前發(fā)布了具有200?MHz?RF帶寬的NI?PXIe-5646R矢量信號(hào)收發(fā)儀，為IEEE?802.11ac、160?MHz?WLAN和LTE?Advanced等最新的無(wú)線標(biāo)準(zhǔn)提供了理想的測(cè)試儀器。工程師可借助矢量信號(hào)收發(fā)儀的開(kāi)放式軟件設(shè)計(jì)來(lái)開(kāi)發(fā)用于頻譜分析及許多其它應(yīng)用的通道仿真系統(tǒng)、快速原型、自定義實(shí)時(shí)信號(hào)處理?！　I矢量
關(guān)鍵字： NI PXIe-5646R FPGA

Synopsys發(fā)布Verification Compiler驗(yàn)證編譯器使產(chǎn)能提升3倍

　　亮點(diǎn)：　　·?包括靜態(tài)和形式驗(yàn)證的新一代驗(yàn)證技術(shù)，使性能提升了5倍　　·?將仿真、靜態(tài)和形式驗(yàn)證，驗(yàn)證IP(VIP)、調(diào)試以及覆蓋率技術(shù)完整地集成到同一個(gè)產(chǎn)品中，提高了性能和產(chǎn)能　　·?建在易于使用的Verdi3?調(diào)試平臺(tái)上全新的、先進(jìn)的SoC調(diào)試功能提高了調(diào)試效率　　·?完整的低功耗驗(yàn)證功能，擁有自帶的低功耗仿真、X-傳遞(X-propagation)仿真、新一代低功耗靜態(tài)校驗(yàn)以及低功耗形式驗(yàn)證　　·?將ARM??AMBA??4&
關(guān)鍵字： Synopsys SoC ARM DSP Verdi3

DSP編程技巧之8---揭開(kāi)編譯器神秘面紗之運(yùn)行時(shí)模型

　　當(dāng)我們?cè)赑C運(yùn)行一些C/C++編寫程序的時(shí)候，如果缺少必要的庫(kù)文件或者說(shuō)一些dll文件之類的，程序會(huì)崩潰并在各種崩潰聲音的提示下彈出一堆對(duì)話框，提示我們“run-time?error”，缺少xxxx運(yùn)行庫(kù)文件等等。那運(yùn)行庫(kù)文件是做什么的呢?它里面主要包含了C/C++的庫(kù)函數(shù)，編譯器內(nèi)建的一些功能函數(shù)、浮點(diǎn)數(shù)的算數(shù)運(yùn)算函數(shù)，以及編譯器所支持的C語(yǔ)言中一些與I/O操作有關(guān)的函數(shù)等。在DSP中運(yùn)行里面運(yùn)行我們的程序時(shí)，同樣需要相關(guān)的實(shí)時(shí)運(yùn)行庫(kù)文件的支持;所以我們要配置一些相關(guān)的運(yùn)行庫(kù)選項(xiàng)，使得編譯
關(guān)鍵字： DSP 編譯器 I/O

基于FPGA的數(shù)控分頻器設(shè)計(jì)

1.引言分頻器是數(shù)字系統(tǒng)中非常重要的模塊之一，被廣泛應(yīng)用于各種控制電路中。在實(shí)際中，設(shè)計(jì)人員往往需要將一個(gè)標(biāo)準(zhǔn)的頻率源通過(guò)分頻技術(shù)以滿足不同的需求。常見(jiàn)的分頻形式主要有：偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分頻。在某些嚴(yán)格的情況下，還有占空比的要求。其中非等占空比的偶數(shù)分頻器和奇數(shù)分頻器其實(shí)現(xiàn)比較容易，但對(duì)于半整數(shù)分頻器和占空比為50%的奇數(shù)分頻器實(shí)現(xiàn)比較困難。本文首先介紹了各種分頻器的實(shí)現(xiàn)原理，并結(jié)合VHDL硬件描述語(yǔ)言對(duì)其進(jìn)行了仿真，最后提出一個(gè)可控的通用分頻器的設(shè)計(jì)方法，該方法可實(shí)
關(guān)鍵字： FPGA 分頻器

基于DSP的交流隨動(dòng)系統(tǒng)設(shè)計(jì)

摘要：DSP56FS07芯片采用了不同于通用CPU和MCU的特殊軟硬件結(jié)構(gòu)，實(shí)現(xiàn)了高速的數(shù)字處理以及實(shí)時(shí)地進(jìn)行系統(tǒng)控制。作為控制電機(jī)的專用產(chǎn)品，許多片內(nèi)外設(shè)的功能設(shè)置大大簡(jiǎn)化了電機(jī)控制系統(tǒng)的設(shè)計(jì)。文章通過(guò)隨動(dòng)控制器串口的設(shè)計(jì)、限位及制動(dòng)的實(shí)現(xiàn)過(guò)程介紹了DSP56 F807的應(yīng)用。 1 隨動(dòng)系統(tǒng)的組成及功能簡(jiǎn)介交流隨動(dòng)系統(tǒng)由交流電機(jī)、交流伺服驅(qū)動(dòng)器、隨動(dòng)控制器、編碼器(旋轉(zhuǎn)變壓器)、減速器等部分組成。如圖1所示。隨動(dòng)控制器是由DSP芯片為核心擴(kuò)展而成的。它可以接
關(guān)鍵字： DSP DSP56FS07

電液伺服系統(tǒng)控制器設(shè)計(jì)研究

0引言隨著電液伺服控制理論的發(fā)展,很多先進(jìn)的控制策略被應(yīng)用于電液伺服控制領(lǐng)域中。如:文獻(xiàn)[1]闡述了...
關(guān)鍵字： FPGA 電液伺服系統(tǒng) DSP

基于FPGA的監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)

摘要：在核監(jiān)測(cè)中，常將各種傳感器輸出的信號(hào)通過(guò)A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)，然后利用數(shù)字信號(hào)處理技術(shù)對(duì)各種核信號(hào)進(jìn)行數(shù)字處理。為了準(zhǔn)確測(cè)量核信號(hào)數(shù)字波形的各種參數(shù)，對(duì)基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計(jì)和測(cè)試分析。實(shí)驗(yàn)表明，該數(shù)字示波器能準(zhǔn)確獲取核信號(hào)的數(shù)字渡形及各種參數(shù)的值，可對(duì)核信號(hào)的波形進(jìn)行錄制、回放和精確分析，為核監(jiān)測(cè)及其儀器準(zhǔn)確設(shè)計(jì)提供有力的保證。福島核事故促進(jìn)了核監(jiān)測(cè)儀器的飛速發(fā)展。在核爆監(jiān)測(cè)中，需對(duì)核輻射的各種信號(hào)如光輻射、放射線沾染、沖擊波、電磁輻射等進(jìn)行測(cè)量，通過(guò)測(cè)量這些信號(hào)的
關(guān)鍵字： FPGA RAM

基于FPGA的自動(dòng)加載系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)

摘要：針對(duì)FPGA可以在每次上電時(shí)自動(dòng)獲取配置文件的需求，提出了一種由USB芯片和FLASH芯片、CPLD組成的可對(duì)FPGA上電后自動(dòng)加載的系統(tǒng)。該系統(tǒng)可以通過(guò)USB芯片和CPLD將PC中的FPGA配置文件寫入FLASH芯片，并且在CPLD的控制下將配置文件以PS模式配置給FPGA。測(cè)試表明，該系統(tǒng)可以在上電時(shí)自動(dòng)對(duì)FPGA進(jìn)行加載，彌補(bǔ)了FPGA掉電后數(shù)據(jù)消失的不足。 0 引言 FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列，隨著微電子技術(shù)的發(fā)展，F(xiàn)PGA的
關(guān)鍵字： FPGA CPLD

中芯國(guó)際、燦芯半導(dǎo)體和CEVA合作力推DSP硬核及平臺(tái)

　　國(guó)際領(lǐng)先的IC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商?--?燦芯半導(dǎo)體(上海)有限公司(以下簡(jiǎn)稱“燦芯半導(dǎo)體”)與中國(guó)內(nèi)地規(guī)模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè)——中芯國(guó)際集成電路制造有限公司以及CEVA公司——領(lǐng)先的IP平臺(tái)解決方案和數(shù)位信號(hào)處理器(DSP)?核心授權(quán)商，今日聯(lián)合宣布：三方將共同開(kāi)發(fā)CEVA?DSP硬核，為客戶降低研發(fā)風(fēng)險(xiǎn)、縮短SoC項(xiàng)目的設(shè)計(jì)周期。根據(jù)協(xié)議，燦芯半導(dǎo)體取得一系列基于中芯國(guó)際工藝的CEVA?DSP核心技術(shù)的獨(dú)家授權(quán)，開(kāi)發(fā)針對(duì)特
關(guān)鍵字：中芯國(guó)際燦芯半導(dǎo)體 CEVA DSP

FPGA實(shí)現(xiàn)CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

在項(xiàng)目的特殊環(huán)境要求下，CAN總線通信要求使用FPGA作為系統(tǒng)中的主控制器，較之傳統(tǒng)設(shè)計(jì)使用的單片機(jī)，F(xiàn)PGA...
關(guān)鍵字： FPGA CAN總線通信節(jié)點(diǎn)

基于DSP的CAN和以太網(wǎng)接口設(shè)計(jì)

摘要：浮點(diǎn)型DSP以豐富的外設(shè)，較高的主頻在工業(yè)控制領(lǐng)域得到廣泛的應(yīng)用，CAN總線設(shè)備構(gòu)成的現(xiàn)場(chǎng)總線與以太網(wǎng)構(gòu)成的高速通信網(wǎng)絡(luò)已成為工業(yè)控制領(lǐng)域的發(fā)展趨勢(shì)。介紹了一種基于的CAN總線與以太網(wǎng)互聯(lián)系統(tǒng)的設(shè)計(jì)方法，給出了系統(tǒng)各組成部分的硬件及軟件的設(shè)計(jì)與實(shí)現(xiàn)。控制部分采用TI公司的TMS320F28335，CAN總線接口模塊采用TI公司的0，以太網(wǎng)接口模塊控制芯片采用Realtek公司的RTL8019AS。該設(shè)計(jì)具有可擴(kuò)展性好和性價(jià)比高的優(yōu)點(diǎn)。 0 引言工業(yè)現(xiàn)場(chǎng)設(shè)備復(fù)雜化，單一的串行通信使系統(tǒng)越來(lái)越復(fù)雜
關(guān)鍵字： DSP CAN

一款基于FPGA的I2C總線的設(shè)計(jì)方案

0 引言由于在嵌入式系統(tǒng)開(kāi)發(fā)中越來(lái)越多的應(yīng)用到FPGA,而一些嵌入式CPU,比如STM32 為了降低成本，減小封裝尺寸，沒(méi)有外接專門的CPU 讀寫總線，而只提供了一些如SPI 和I2C 的接口。而且在應(yīng)用中經(jīng)常有數(shù)據(jù)要配置到FPGA 中，如FPGA 中的應(yīng)用配置寄存器，和配置表項(xiàng)等，都需要CPU 配置。這些數(shù)據(jù)的數(shù)據(jù)量不大，速度也不要求很高，很適合用I2C 總線來(lái)配置。 I2C 總線是Philips 公司設(shè)計(jì)的一種控制和配置內(nèi)部IC 雙向兩線的串行總線。主要特點(diǎn)是接口信號(hào)線較少，但是其數(shù)據(jù)的傳送速率
關(guān)鍵字： FPGA I2C