<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          基于TMS320C6678 DSP的電源設(shè)計(jì)方案

          • TMS320C6678DSP是TI最新發(fā)布的一款基于KeyStone架構(gòu)的DSP,芯片內(nèi)有8個(gè)內(nèi)核,工作速度可達(dá)10GHz.隨著這款產(chǎn)品...
          • 關(guān)鍵字: DSP  電源設(shè)計(jì)  

          基于DSP的絕對式光電編碼器串行接口設(shè)計(jì)

          • 為了實(shí)現(xiàn)SSI接口的絕對式光電編碼器在電機(jī)伺服控制系統(tǒng)中對電機(jī)位置的檢測,采用了DSP芯片TMS320F2812的通用I/O口模擬SSI接口與絕對式編碼器之間的通信,編寫了模擬SSI接口通信時(shí)序程序并做了絕對式編碼器位置檢測實(shí)驗(yàn),獲得了絕對式編碼器全范圍的輸出值,單圈數(shù)值為0~25536,經(jīng)4 096圈可輸出范圍0~268 435 456數(shù)值。得到了絕對式編碼器在電機(jī)伺服控制系統(tǒng)中可實(shí)現(xiàn)位置精確采集和精確控制以及利用通用I/O口,實(shí)現(xiàn)SSI接口通信,其具有設(shè)計(jì)簡單、成本低、易維護(hù)、位置檢測精確以及可替代專
          • 關(guān)鍵字: 絕對編碼器  DSP  串行通信SSI  TMS320F2812  

          基于FPGA的CCD數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

          • 1引 言隨著數(shù)字技術(shù)的進(jìn)步與發(fā)展,對于數(shù)據(jù)傳輸?shù)母咚俾市院蜁r(shí)實(shí)性提出了很高的要求,IEEE1394協(xié)議的出現(xiàn),很好地解決了該問題。IEEE1394又名FIReWire,是一種高速串行總線,已經(jīng)發(fā)展了IEEE1394b提供最高達(dá)3.2 Gb/s的
          • 關(guān)鍵字: FPGA  CCD  數(shù)據(jù)采集系統(tǒng)    

          基于FPGA的逆變控制系統(tǒng)的研究

          • 在研究Delta變換型UPS拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上,通過改進(jìn)逆變器的控制方法,提出了一種基于現(xiàn)場可編程門陣列(FPGA)的SPWM控制器實(shí)現(xiàn)方案。該控制器具有載波、調(diào)制波的頻率和幅度均可在線調(diào)節(jié),死區(qū)時(shí)間可預(yù)置,并具有閉環(huán)調(diào)節(jié)功能等特點(diǎn)。整個(gè)電路通過FPGA芯片實(shí)現(xiàn),采用硬件描述語言(VHDL)與原理圖輸入相結(jié)合的方法,完成了整個(gè)功能模塊的設(shè)計(jì),使得控制系統(tǒng)更加簡單可靠。對所設(shè)計(jì)的控制器進(jìn)行了功能和時(shí)序仿真,仿真結(jié)果驗(yàn)證了設(shè)計(jì)的正確性和可行性。
          • 關(guān)鍵字: FPGA  逆變控制  系統(tǒng)    

          定點(diǎn)DSP中高精度除法的實(shí)現(xiàn)方法

          • 引 言各種集成化單片數(shù)字信號(hào)處理器(DSP)以其功能強(qiáng)、集成度高、應(yīng)用靈活、性價(jià)比高等優(yōu)點(diǎn),在信號(hào)處理和系統(tǒng)控制中的主導(dǎo)性地位日益明顯。許多信號(hào)處理和控制需要運(yùn)用除法運(yùn)算。一般的數(shù)字信號(hào)處理器中沒有現(xiàn)成的除
          • 關(guān)鍵字: 實(shí)現(xiàn)  方法  除法  高精  DSP  中高  定點(diǎn)  

          基于CMOS圖像傳感器的視頻采集系統(tǒng)設(shè)計(jì)

          • 提出了一種采用Altera公司CycloneⅡ系列的FPGA作為主控芯片,采用OV7670這款CMOS圖像傳感器作為視頻信號(hào)源并采用SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)作為數(shù)據(jù)緩存的實(shí)用方案,實(shí)現(xiàn)了對圖像傳感器寄存器配置、圖像傳感器輸出信號(hào)采集、圖像數(shù)據(jù)格式轉(zhuǎn)換、圖像數(shù)據(jù)緩存及最終在VGA顯示器上進(jìn)行圖像顯示的一系列過程。該視頻采集系統(tǒng)設(shè)計(jì)能夠很好地滿足實(shí)時(shí)圖像的輸出需求。
          • 關(guān)鍵字: 視頻采集  OV7670  FPGA  SRAM  VGA  

          基于FPGA的數(shù)字三相鎖相環(huán)優(yōu)化設(shè)計(jì)

          • 數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算,占用大量的硬件邏輯資源。為此,提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案,利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算,并用Vetilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明,優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源,并能快速、準(zhǔn)確地鎖定相位,具有良好的性能。
          • 關(guān)鍵字: FPGA  數(shù)字  三相  鎖相環(huán)    

          安森美用于助聽器的DSP系統(tǒng)方案

          • 安森美用于助聽器的DSP系統(tǒng)方案,2012年全球預(yù)計(jì)銷售近1200萬部助聽器,推動(dòng)力來自于人口老齡化、更長預(yù)期壽命、更低出生率;新興市場(中國、印度、巴西及東歐)收入上升;過渡噪聲、糖尿病、耳毒性(某些處方藥副作用)等疾病所致的聽力減退病例蔓
          • 關(guān)鍵字: DSP  安森美  助聽器  系統(tǒng)方案    

          FPGA增強(qiáng)RF儀器應(yīng)用

          • FPGA是一種可以重復(fù)改變組態(tài)的電路,可讓設(shè)計(jì)者進(jìn)行編程的邏輯閘元件,特別適用于產(chǎn)品開發(fā)時(shí)必須不斷變更設(shè)計(jì)的應(yīng)用,以有效加速產(chǎn)品上市時(shí)間。而FPGA電路的特性,特別適合用于軟體定義的測試系統(tǒng)架構(gòu),這也正式目前
          • 關(guān)鍵字: 應(yīng)用  儀器  RF  增強(qiáng)  FPGA  

          何為矢量信號(hào)收發(fā)儀(VST)?

          • 在過去的幾十年里,軟件定義的射頻測試系統(tǒng)架構(gòu)已經(jīng)成為主流。如今,幾乎所有商業(yè)現(xiàn)成的(COTS)自動(dòng)化射頻測試系統(tǒng)都使用應(yīng)用軟件通過總線接口與儀器進(jìn)行通信。射頻應(yīng)用變得越來越為復(fù)雜,工程師們正面臨增強(qiáng)功能性且不增加測量次數(shù)與成本的兩難。
          • 關(guān)鍵字: NI  射頻測試  FPGA  

          CEVA再創(chuàng)新里程碑出貨超過40億片CEVA助力的芯片

          • 全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布創(chuàng)造多項(xiàng)與客戶出貨量和技術(shù)采用相關(guān)的重要里程碑,再次肯定了CEVA作為世界領(lǐng)先DSP授權(quán)廠商的重要地位。
          • 關(guān)鍵字: CEVA  DSP  

          一種基于FPGA控制全彩大屏幕顯示設(shè)計(jì)

          • 隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來有LED、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機(jī)控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng),在這里我們講述一種不僅
          • 關(guān)鍵字: 顯示  設(shè)計(jì)  大屏幕  全彩  FPGA  控制  基于  

          基于DSP+FPGA協(xié)處理架構(gòu)的無線子系統(tǒng)設(shè)計(jì)

          • 您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。

            常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉
          • 關(guān)鍵字: FPGA  DSP  架構(gòu)  無線    

          DSP電磁的兼容性問題簡析

          • 1 引言自從20世紀(jì)80年代初期第一片數(shù)字信號(hào)處理器芯片(DSP)問世以來,DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn),給數(shù)字信號(hào)處理的發(fā)展帶來了巨大機(jī)遇,應(yīng)用
          • 關(guān)鍵字: DSP  電磁  兼容性    

          MPEG-2傳輸流解復(fù)用在內(nèi)嵌ARM核的FPGA上的實(shí)現(xiàn)

          • 引言隨著芯片技術(shù)的發(fā)展,F(xiàn)PGA的容量已經(jīng)達(dá)到上百萬門級,從而使FPGA成為設(shè)計(jì)的選擇之一。Altera公司的FPGA芯片EPXA10應(yīng)用SOPC技術(shù),集高密度邏輯(FPGA)、存儲(chǔ)器(SRAM)及嵌入式處理器(ARM)于單片可編程邏輯器件上,實(shí)
          • 關(guān)鍵字: MPEG  FPGA  ARM  傳輸流    
          共9875條 252/659 |‹ « 250 251 252 253 254 255 256 257 258 259 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();