EEPW首頁(yè) >>
主題列表 >>
dsp＋fpga
dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
基于Linux操作系統(tǒng)的ARM/DSP多機(jī)I2C通信設(shè)計(jì)方案
- 引言 在很多嵌入式控制系統(tǒng)中，系統(tǒng)既要完成大量的信息采集和復(fù)雜的算法，又要實(shí)現(xiàn)精確的控制功能。采用運(yùn)行有嵌入式Linux操作系統(tǒng)的ARM9微控制器完成信號(hào)采集及實(shí)現(xiàn)上層控制算法，并向DSP芯片發(fā)送上層算法得到控
- 關(guān)鍵字： 通信 設(shè)計(jì) 方案 I2C 多機(jī) Linux 操作系統(tǒng) ARM/DSP 基于
基于DSP與CPLD空間瞬態(tài)光輻射信號(hào)實(shí)時(shí)探測(cè)系統(tǒng)電路設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP 空間瞬態(tài) CPLD 光輻射信號(hào)
基于VC++的FPGA重配置方案設(shè)計(jì)
- 基于VC++的FPGA重配置方案設(shè)計(jì),采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過(guò)重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù)，從而實(shí)現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是
- 關(guān)鍵字： 方案設(shè)計(jì) 配置 FPGA VC 基于
G.723.1標(biāo)準(zhǔn)算法在DSP上的優(yōu)化
- G.723.1標(biāo)準(zhǔn)算法在DSP上的優(yōu)化,1 引言 G.723.1是刪組織于1996年推出的一種低碼率的語(yǔ)音編碼算法標(biāo)準(zhǔn)，也是目前該組織頒布的語(yǔ)音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對(duì)語(yǔ)音及其它多媒體聲音信號(hào)的壓縮，目前在一些數(shù)字音視頻傳輸、高
- 關(guān)鍵字： 優(yōu)化 DSP 算法 標(biāo)準(zhǔn) G.723.1
基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言 現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大．一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
- 關(guān)鍵字： 設(shè)計(jì) 實(shí)現(xiàn) FIFO 異步 FPGA 高速 基于
數(shù)字信號(hào)處理器（DSP）在電源產(chǎn)品設(shè)計(jì)上的應(yīng)用
- 1前言利用高性能的數(shù)字信號(hào)處理器（DSP）設(shè)計(jì)電源，不但能夠減少電路的元器件，而且可以大大增加系統(tǒng)的可靠性...
- 關(guān)鍵字： 數(shù)字信號(hào)處理器（DSP） 直流驅(qū)動(dòng)電源 仿真 芯片ADMC331
基于FPGA機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的設(shè)計(jì)
- 摘要 給出了某機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的硬件電路設(shè)計(jì)方案，以XC5VFX70T FPGA作為核心處理器，實(shí)現(xiàn)了對(duì)DVI及PAL等多種格式視頻信號(hào)的解碼、實(shí)時(shí)處理以及輸出。系統(tǒng)電路設(shè)計(jì)簡(jiǎn)潔，具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹
- 關(guān)鍵字： FPGA 機(jī)載 實(shí)時(shí)視頻 圖形處理系統(tǒng)
基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用
- 基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用,摘要：為了在高速采集時(shí)不丟失數(shù)據(jù)，在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個(gè)數(shù)據(jù)暫存區(qū)。介紹雙口RAM的存儲(chǔ)原理及其在數(shù)字系統(tǒng)中的應(yīng)用。采用FPGA技術(shù)構(gòu)造雙口RAM，實(shí)現(xiàn)高速信號(hào)采集系統(tǒng)中的海量數(shù)據(jù)存儲(chǔ)和時(shí)鐘匹配。功能仿
- 關(guān)鍵字： 實(shí)現(xiàn) 應(yīng)用 RAM 雙口 FPGA 基于
基于DSP系統(tǒng)模型建立和設(shè)定實(shí)現(xiàn)最佳模擬
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP 系統(tǒng)模型 最佳模擬
dsp＋fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473