<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          基于FPGA增量式編碼器的接口設(shè)計與實現(xiàn)

          • 摘要 光電增量式編碼器,又稱光電角位置傳感器,是電氣傳動系統(tǒng)中用來測量電動機轉(zhuǎn)速和轉(zhuǎn)子位置的核心部件。分析了光電編碼器4倍頻原理,提出了一種基于可縞程邏輯器件FPGA對光電增量式編碼器輸出信號4倍頻、鑒相、計
          • 關(guān)鍵字: FPGA  增量式編碼器  接口設(shè)計    

          基于FPGA的行間轉(zhuǎn)移面陣CCD驅(qū)動電路設(shè)計

          • 1、引言電荷耦合器件(CCD)是一種光電轉(zhuǎn)換式圖像傳感器,它將圖像信號直接轉(zhuǎn)換成電信號。由于CCD具有集成度高、低功耗、低噪聲、測量精度高、壽命長等諸多優(yōu)點,因此在精密測量、非接觸無損檢測、文件掃描與航空遙感
          • 關(guān)鍵字: FPGA  CCD  轉(zhuǎn)移  面陣    

          基于SmartFusion的FPGA程序在線升級方案

          • 本文主要介紹一個基于SmartFusion更新FPGA程序的IAP在線升級應(yīng)用方案。在傳輸距離可靠的情況下,通過UART、SPI或者MAC將用戶板和PC機連接即可實現(xiàn)遠程升級,無需采用FlashPro3等下載器下載程序,也無需手動復位,一切工作均可由串口和上位機自動完成。如圖1所示,IAP在線升級SmartFusion的FPGA程序主要有以下三種方式。UART、SPI以及MAC。
          • 關(guān)鍵字: FPGA  SmartFusion  IAP  201111  

          基于ARM與FPGA的可重構(gòu)設(shè)計

          • 可重構(gòu)技術(shù)是指利用可重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計方法。常規(guī)SRAM工藝的FPGA都可以實現(xiàn)重構(gòu),利用硬件復用原理,本文設(shè)計的可重構(gòu)控制器采用ARM核微控制器作為主控制器,以F
          • 關(guān)鍵字: FPGA  ARM  可重構(gòu)設(shè)計    

          Altera繼推出其28nm系列后 續(xù)發(fā)售Arria V FPGA

          •   Altera公司(NASDAQ: ALTR)宣布,開始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性,在無線、廣播等市場上,設(shè)計人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix? V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品,表明了Altera承諾交付滿足用戶各類設(shè)計需求的器件。   Arria V系列采用T
          • 關(guān)鍵字: Altera  FPGA  

          Altera續(xù)發(fā)售Arria V FPGA

          • Altera公司今天宣布,開始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性,在無線、廣播等市場上,設(shè)計人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品,表明了Altera承諾交付滿足用戶各類設(shè)計需求的器件。
          • 關(guān)鍵字: Altera  FPGA  Stratix V  

          新的LatticeECP4系列重新定義低成本、低功耗FPGA

          • 2011年11月29日消息, 萊迪思半導體公司(NASDAQ: LSCC)今天用宣布推出下一代LatticeECP4?FPGA系列,由其重新定義了低成本,低功耗的中檔FPGA市場,具有6 Gbps的SERDES采用低成本wire-bond封裝,功能強大的DSP塊和具有基于硬IP的通信引擎,適用于成本和功耗敏感的無線、有線、視頻,和計算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3?系列為基礎(chǔ),為主流客戶提供高級功能,同時保持業(yè)界領(lǐng)先的低功耗和低成本。對于為各種應(yīng)用開發(fā)主流平
          • 關(guān)鍵字: Lattice  FPGA  ECP4  

          基于DSP和單片機通信的液晶顯示設(shè)計

          • 基于DSP和單片機通信的液晶顯示設(shè)計,摘要:在含有人機界面的數(shù)字化電源系統(tǒng)中,為更好地發(fā)揮DSP的強大運算功能,可采用DSP+51單片機的雙CPU結(jié)構(gòu),因而二者之間的可靠通信至關(guān)重要。在此介紹了TMS320F2812型DSP和MCS51系列單片機的一種通信方案的設(shè)計與實
          • 關(guān)鍵字: 液晶顯示  設(shè)計  通信  單片機  DSP  基于  

          基于模糊邏輯設(shè)計的DSP發(fā)動機控制器

          • 越來越多企業(yè)開始使用變速驅(qū)動發(fā)動機來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡化設(shè)計,縮短開發(fā)時間,并消除復雜的數(shù)學公式。  但是,這對發(fā)動機提出了新的挑戰(zhàn)。當使用傳統(tǒng)的
          • 關(guān)鍵字: 發(fā)動機  控制器  DSP  設(shè)計  模糊  邏輯  基于  

          基于ARM7和DSP雙核控制的逆變電源設(shè)計

          • 摘要:為了有效解決逆變電源中存在的因單一復雜控制而帶來的系統(tǒng)運行高風險性、控制精度低,反饋調(diào)節(jié)時間長,系統(tǒng)可擴展性差等缺點,設(shè)計實現(xiàn)了一種基于ARM7 Cortex-M3內(nèi)核的單片機STM32F103和TI C2000系列DSP芯片TM
          • 關(guān)鍵字: 逆變電源  設(shè)計  控制  雙核  ARM7  DSP  基于  

          CEVA-TeakLite-III DSP成首款經(jīng)認證的IP內(nèi)核

          • 全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA 公司宣布,CEVA-TeakLite-III DSP已經(jīng)成為業(yè)界首款通過Dolby認證可用于MS11多碼流解碼器的IP內(nèi)核。MS11多碼流解碼器是最新的Dolby音頻技術(shù),能夠在家庭娛樂產(chǎn)品中實現(xiàn)全球范圍多格式內(nèi)容播放。
          • 關(guān)鍵字: CEVA  DSP  Dolby MS11  

          CEVA TeakLite III DSP通過Dolby認證

          •   全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA 公司宣布,CEVA-TeakLite-III DSP已經(jīng)成為業(yè)界首款通過Dolby認證可用于MS11多碼流解碼器的IP內(nèi)核。MS11多碼流解碼器是最新的Dolby?音頻技術(shù),能夠在家庭娛樂產(chǎn)品中實現(xiàn)全球范圍多格式內(nèi)容播放。這款經(jīng)全面優(yōu)化的MS11解碼器實施方案代表著CEVA公司意義非凡的發(fā)展里程碑,增強了公司在下一代聯(lián)網(wǎng)家庭娛樂SoC設(shè)計中開發(fā)和實現(xiàn)高性能HD音頻平臺的領(lǐng)導地位??傮w來說,CEVA現(xiàn)在
          • 關(guān)鍵字: CEVA  DSP  

          提高FPGA設(shè)計效能的方案

          • 隨著FPGA密度的增加,系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復雜的設(shè)計,從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計...
          • 關(guān)鍵字: 漸進式  FPGA  物理綜合工具  

          提高FPGA設(shè)計效能的方法

          • 提高FPGA設(shè)計效能的方法,隨著FPGA密度的增加,系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復雜的設(shè)計,從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過把兩種
          • 關(guān)鍵字: 方法  效能  設(shè)計  FPGA  提高  

          基于一種通用SPI總線接口的FPGA設(shè)計與實現(xiàn)

          • 一、引言SPI串行通信接口是一種常用的標準接口,由于其使用簡單方便且節(jié)省系統(tǒng)資源,很多芯片都支持該...
          • 關(guān)鍵字: SPI總線接口  FPGA  
          共9875條 344/659 |‹ « 342 343 344 345 346 347 348 349 350 351 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();