<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的智能溫度采集控制器

摘要：溫度的監(jiān)測與控制，對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用微軟公司的Visu
關(guān)鍵字：一線總線異步通訊 FPGA MSCOMM

采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲控制的方法

摘要介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。關(guān)鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲 1　引言數(shù)據(jù)存儲是數(shù)據(jù)采集過程中
關(guān)鍵字： FPGA DSP 直接控制硬盤

DSP和小波變換在配電網(wǎng)接地選線中的應(yīng)用

DSP和小波變換在配電網(wǎng)接地選線中的應(yīng)用, 摘要：本文應(yīng)用小波包良好的頻域分頻特性，以適當(dāng)頻率帶寬對配電網(wǎng)發(fā)生單相接地故障后暫態(tài)電氣量進(jìn)行分解，得到其在不同頻段下的輸出。對于中性點(diǎn)接地方式不同的配電網(wǎng),按照能量的觀點(diǎn),選擇不同的頻段，利用波形
關(guān)鍵字：接地應(yīng)用電網(wǎng) 變換小波 DSP

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開發(fā)和FPGA建模

隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
關(guān)鍵字： SystemC FPGA TLM IP開發(fā)

在DSP處理器上并行實(shí)現(xiàn)ATR算法

在DSP處理器上并行實(shí)現(xiàn)ATR算法, 自動目標(biāo)識別（ATR）算法通常包括自動地對目標(biāo)進(jìn)行檢測、跟蹤、識別和選擇攻擊點(diǎn)等算法。戰(zhàn)場環(huán)境的復(fù)雜性和目標(biāo)類型的不斷增長使ATR算法的運(yùn)算量越來越大，因此ATR算法對微處理器的處理能力提出了更高的要求。由于
關(guān)鍵字： ATR 算法實(shí)現(xiàn) 并行處理器 DSP

基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

為解決單片F(xiàn)PGA無法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問題，設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì)，通過互補(bǔ)連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
關(guān)鍵字： FPGA SoC 層疊組合式

如何實(shí)現(xiàn)高性能的DSP處理

如何實(shí)現(xiàn)高性能的DSP處理,　應(yīng)用開發(fā)通常開始于在個人電腦或工作站編寫的C原型代碼，然后將代碼移植到嵌入式處理器中，并加以優(yōu)化。本系列文章則將這種層面的優(yōu)化在系統(tǒng)級擴(kuò)展到包括以下三方面的技術(shù)：內(nèi)存管理，DMA管理，系統(tǒng)中斷管理。這些
關(guān)鍵字：處理 DSP 高性能實(shí)現(xiàn) 如何

基于DSP和DDS的三維感應(yīng)測井高頻信號源實(shí)現(xiàn)

基于DSP和DDS的三維感應(yīng)測井高頻信號源實(shí)現(xiàn),　引言　　高頻信號源設(shè)計(jì)是三維感應(yīng)測井的重要組成部分。三維感應(yīng)測井的原理是利用激勵信號源通過三個正交的發(fā)射線圈向外發(fā)射高頻信號，再通過多組三個正交的接收線圈，得到多組磁場分量，從而準(zhǔn)確測量地層各向異性
關(guān)鍵字：高頻信號源實(shí)現(xiàn) 測井感應(yīng) DSP DDS 三維基于

基于DSP在線式UPS不間斷電源控制系統(tǒng)的研究

　引言　　隨著計(jì)算機(jī)的普及和信息處理技術(shù)的廣泛應(yīng)用，不間斷電源UPS在關(guān)鍵負(fù)載連接至公共電網(wǎng)方面扮演著重要角色。它們旨在為處于任何正?；虍惓?shí)用電源條件下的負(fù)載提供清潔、持續(xù)的電源。德州儀器(TI)TMS320F28
關(guān)鍵字：電源控制系統(tǒng) 研究間斷 UPS DSP 在線式基于

對FPGA中SPI復(fù)用配置的編程方法的研究

SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
關(guān)鍵字： FPGA SPI 復(fù)用配置存儲器

基于DSP處理器的光纖高溫測量儀的設(shè)計(jì)方案

　摘要：介紹了一種基于DSP處理器的光纖高溫測量儀的設(shè)計(jì)方案。該測量儀以TMS320F2812芯片為核心，在硬件設(shè)計(jì)的基礎(chǔ)上，借助CCS2.0軟件開發(fā)系統(tǒng)完成了儀器的軟件設(shè)計(jì)。實(shí)驗(yàn)表明，DSP芯片用于高溫測量，可充分發(fā)揮其強(qiáng)
關(guān)鍵字： DSP 處理器光纖高溫測量方案

基于雙DSP的并聯(lián)控制系統(tǒng)中串行通信的研究

　　摘要：概要地介紹了TMS320F2812 DSP 的基本性能，重點(diǎn)介紹了利用DSP 的SPI 模塊進(jìn)行雙DSP 同步串行通信，以及在Visual Basic 6.0 下，利用MSComm 控件實(shí)現(xiàn)上位PC 機(jī)和下位DSP 之間異步串行通信的具體實(shí)現(xiàn)方式。
關(guān)鍵字：通信研究串行控制系統(tǒng) DSP 基于

DSP完成的實(shí)時信號模擬器

前言　　在通信、雷達(dá)等數(shù)字信號處理系統(tǒng)的設(shè)計(jì)中,信號模擬器發(fā)揮著至關(guān)重要的作用。模擬器用來模擬實(shí)際工作過程中信號處理系統(tǒng)的各種輸入信號,從而方便了系統(tǒng)調(diào)試。可以利用現(xiàn)有儀器模擬這些信號,也可以設(shè)計(jì)專門
關(guān)鍵字： DSP 實(shí)時信號模擬

用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計(jì)實(shí)時分析

用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計(jì)實(shí)時分析,　　隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時間內(nèi)得到電路最佳性能的新技術(shù)。　　雖然現(xiàn)在已經(jīng)有多種連接仿真與射頻
關(guān)鍵字：設(shè)計(jì) 實(shí)時分析 DSP VSA 動態(tài) 探頭數(shù)字 FPGA

一種出租車計(jì)價器的FPGA設(shè)計(jì)方案及應(yīng)用

O引言FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件，它支持...
關(guān)鍵字： FPGA Max+Plus 出租車計(jì)價器

共9875條 474/659 |‹ « 472 473 474 475 476 477 478 479 480 481 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。創(chuàng)建詞條

dsp＋fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

dsp＋fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點(diǎn)對比
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp＋fpga資料下載

如何使用FPGA和PCI總線實(shí)現(xiàn)天文圖像實(shí)時采集與處理系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計(jì)與實(shí)現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計(jì)與實(shí)現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費(fèi)下載

dsp＋fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();