dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

DCT域數(shù)字水印算法的FPGA實(shí)現(xiàn)

1 引言
隨著計(jì)算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會(huì)。數(shù)字作品的版權(quán)保護(hù)成為一個(gè)急需解
關(guān)鍵字： FPGA DCT 數(shù)字水印算法

拉普拉斯算子的FPGA實(shí)現(xiàn)方法

為了能快速實(shí)現(xiàn)Laplacian算子高頻增強(qiáng)功能，通過(guò)理論研究設(shè)計(jì)出該算子實(shí)現(xiàn)的硬件結(jié)構(gòu)。提出一種調(diào)用仿真軟件中宏功能塊快速實(shí)現(xiàn)算法的硬件實(shí)現(xiàn)模式。詳細(xì)介紹使用QuattusⅡ中Megafunctions宏功能模塊庫(kù)實(shí)現(xiàn)3×3模板Laplacian算子的過(guò)程。通過(guò)實(shí)驗(yàn)結(jié)果表明，用該方法實(shí)現(xiàn)的算子能夠取得良好的濾波效果，且設(shè)計(jì)方便、有效，為相似功能模塊的設(shè)計(jì)提供了新思路。
關(guān)鍵字： FPGA 拉普拉斯算子實(shí)現(xiàn)方法

基于DSP Builder的Chirp信號(hào)源設(shè)計(jì)

設(shè)計(jì)分析了Chirp函數(shù)在時(shí)域和頻域內(nèi)的一般特點(diǎn)和解析公式。提出首先在Altera DSP開(kāi)發(fā)工具DSP Builder中實(shí)現(xiàn)直接數(shù)字合成器(DDS)模塊，根據(jù)Chirp函數(shù)特定的輸入／輸出(線性和非線性)關(guān)系，計(jì)算出當(dāng)前輸入字與輸出頻率的對(duì)應(yīng)關(guān)系；然后設(shè)計(jì)控制字子模塊產(chǎn)生DDS模塊的頻率控制字，驅(qū)動(dòng)DDS產(chǎn)生不同的輸出頻率，通過(guò)在Matlab的Simu-link環(huán)境下的仿真驗(yàn)證，得出不同時(shí)刻輸出的頻譜圖，驗(yàn)證了該設(shè)計(jì)能很好地實(shí)現(xiàn)Chirp信號(hào)源。
關(guān)鍵字： Builder Chirp DSP 信號(hào)源

基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)方案

1引言按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ...
關(guān)鍵字： FPGA 多按鍵狀態(tài)識(shí)別設(shè)計(jì)

寬帶數(shù)字接收機(jī)的研究及實(shí)現(xiàn)

1 引言
軟件無(wú)線電是一種基于高速、高精度A／D轉(zhuǎn)換器與高速FPGA／DSP器件，并以軟件為核心的嶄新體系結(jié)構(gòu)。受A/D轉(zhuǎn)換器制約，直接采樣處理射頻信號(hào)有一定難度，因此目前普遍采用中頻數(shù)字化方案：射頻信號(hào)首先進(jìn)
關(guān)鍵字：實(shí)現(xiàn) 研究接收機(jī) 數(shù)字寬帶 A／D轉(zhuǎn)換器 FPGA

基于FPGA和USB 2．0的高速CCD聲光信號(hào)采集系統(tǒng)

設(shè)計(jì)一個(gè)基于FPGA和USB 2．0接口控制芯片的高速線陣CCD聲光信號(hào)采集系統(tǒng)。FPGA是硬件電路系統(tǒng)的核心，主要完成線陣CCD時(shí)序脈沖的產(chǎn)生，專用A/D芯片的采樣控制以及FIFO緩存數(shù)據(jù)的片內(nèi)配置，并通過(guò)USB 2．0接口與上位機(jī)實(shí)現(xiàn)通信。討論并開(kāi)發(fā)了USB 2．0接口控制芯片的固件程序、USB驅(qū)動(dòng)程序及上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)達(dá)到了設(shè)計(jì)要求，可廣泛應(yīng)用于相關(guān)領(lǐng)域的信號(hào)檢測(cè)。
關(guān)鍵字：信號(hào) 采集系統(tǒng) 聲光 CCD FPGA USB 高速基于轉(zhuǎn)換器

DSP技術(shù)針對(duì)熱點(diǎn)應(yīng)用的五大競(jìng)爭(zhēng)法寶

DSP技術(shù)針對(duì)熱點(diǎn)應(yīng)用的五大競(jìng)爭(zhēng)法寶, 從ADI公司的DSP發(fā)展戰(zhàn)略就可以看到，DSP產(chǎn)品和技術(shù)已滲透到半導(dǎo)體應(yīng)用的很多領(lǐng)域。隨著ADI這些DSP廠商不斷地推陳出新，所謂通用DSP和嵌入式DSP的用途界線不再那么涇渭分明，通用已體現(xiàn)出一定的相對(duì)性，即用途雖然
關(guān)鍵字：五大競(jìng)爭(zhēng) 法寶應(yīng)用熱點(diǎn) 技術(shù) 針對(duì) DSP

基于FPGA的微流控芯片電泳控制系統(tǒng)設(shè)計(jì)

1 概述
微型全分析系統(tǒng)的概念由Manz于20世紀(jì)90年代初提出，是集進(jìn)樣、樣品處理、分離檢測(cè)為一體的微型檢測(cè)和分析系統(tǒng)。微流控芯片是其主要部件，采用微電子機(jī)械系統(tǒng)技術(shù)集成了微管道、微電極等多種功能元器件。
關(guān)鍵字： FPGA 微流控芯片電泳控制系統(tǒng)設(shè)計(jì)

基于DSP無(wú)線抄表系統(tǒng)設(shè)計(jì)

為實(shí)現(xiàn)短距離無(wú)線抄表，以DSP2812為控制核心，采用先進(jìn)的電能采集芯片CS5460A，對(duì)電壓、電流、功率等進(jìn)行測(cè)量和計(jì)算。同時(shí)采用無(wú)線收發(fā)模塊nRF2401A對(duì)數(shù)據(jù)進(jìn)行無(wú)線收發(fā)，在微處理器的控制下對(duì)數(shù)據(jù)進(jìn)行處理后向上級(jí)系統(tǒng)發(fā)送，實(shí)現(xiàn)了采集終端和控制終端之間的短距離無(wú)線通信。采用DS1302作為系統(tǒng)時(shí)鐘芯片，為系統(tǒng)采集電能提供了準(zhǔn)確的時(shí)間信息。
關(guān)鍵字： DSP 無(wú)線抄表系統(tǒng)設(shè)計(jì)

Sobel邊緣檢測(cè)的FPGA實(shí)現(xiàn)

為了采用FPGA來(lái)實(shí)時(shí)實(shí)現(xiàn)Sobel邊緣檢測(cè)，設(shè)計(jì)者往往自己編寫(xiě)代碼。在此介紹基于QuartusⅡ提供的參數(shù)可設(shè)置宏功能模塊，實(shí)現(xiàn)Sobel邊緣檢測(cè)的新方案。該方案獲得了比用戶編寫(xiě)的代碼更優(yōu)的綜合和實(shí)現(xiàn)結(jié)果，節(jié)省了寶貴的設(shè)計(jì)時(shí)間，并且獲得了很好的邊緣檢測(cè)效果。
關(guān)鍵字： Sobel FPGA 邊緣檢測(cè)

G．723．1在DSP數(shù)字對(duì)講機(jī)基帶系統(tǒng)中的應(yīng)用

G．723．1在DSP數(shù)字對(duì)講機(jī)基帶系統(tǒng)中的應(yīng)用, 隨著通信技術(shù)的發(fā)展，傳統(tǒng)的模擬對(duì)講機(jī)已不能滿足人們的需求，對(duì)講機(jī)數(shù)字化勢(shì)在必行。信息社會(huì)的高速發(fā)展使頻譜資源變得愈加寶貴，信道利用率成為一項(xiàng)關(guān)鍵因素。如何在有限的信道資源下，通過(guò)壓縮信源以提高傳
關(guān)鍵字：系統(tǒng) 應(yīng)用基帶對(duì)講機(jī) 數(shù)字 DSP DSP

基于FPGA與色敏傳感器的顏色識(shí)別系統(tǒng)

1 概述
在當(dāng)今的社會(huì)生活中，顏色識(shí)別得到越來(lái)越廣泛的應(yīng)用。各個(gè)領(lǐng)域的廣泛應(yīng)用需求使顏色識(shí)別技術(shù)有了長(zhǎng)足的發(fā)展，結(jié)合其他技術(shù)，可為工業(yè)控制、產(chǎn)品制造等多個(gè)行業(yè)更好地服務(wù)。目前，顏色識(shí)別技術(shù)主要是通過(guò)
關(guān)鍵字： FPGA 敏傳感器識(shí)別系統(tǒng)

FPGA異步FIFO設(shè)計(jì)中的問(wèn)題與解決辦法

隨著數(shù)字電子系統(tǒng)設(shè)計(jì)規(guī)模的擴(kuò)大，一些實(shí)際應(yīng)用系統(tǒng)中往往含有多個(gè)時(shí)鐘，數(shù)據(jù)不可避免地要在不同的時(shí)鐘域之間傳遞。如何在異步時(shí)鐘之間傳輸數(shù)據(jù)，是數(shù)據(jù)傳輸中一個(gè)至關(guān)重要的問(wèn)題，而采用FIFO正是解決這一問(wèn)題的
關(guān)鍵字： FPGA FIFO

基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)

介紹基于DDS的信號(hào)發(fā)生器工作原理和設(shè)計(jì)過(guò)程，并對(duì)關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗(yàn)證和分析測(cè)試，達(dá)到了預(yù)定的各項(xiàng)技術(shù)指標(biāo)。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調(diào)整的高性能信號(hào)發(fā)生器設(shè)計(jì)方法。采用該設(shè)計(jì)法將有效地降低開(kāi)發(fā)成本，提高設(shè)計(jì)效率，并具有一定的工程指導(dǎo)意義和實(shí)用價(jià)值。
關(guān)鍵字： FPGA DDS 信號(hào)發(fā)生器

Altera榮贏中國(guó)電子報(bào)“通信市場(chǎng)最佳表現(xiàn)獎(jiǎng)”

　　Altera公司今天宣布，公司獲得了由中國(guó)電子報(bào)頒發(fā)的“2009 FPGA中國(guó)通信市場(chǎng)最佳表現(xiàn)獎(jiǎng)”。該報(bào)于2009年8月28號(hào)在中國(guó)成都舉行的“2009中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇”上頒發(fā)了這一獎(jiǎng)項(xiàng)，充分肯定了Altera對(duì)中國(guó)通信市場(chǎng)的貢獻(xiàn)。　　中國(guó)電子報(bào)編輯團(tuán)隊(duì)以及市場(chǎng)研究公司iSuppli對(duì)中國(guó)主要通信供應(yīng)商進(jìn)行了調(diào)查和研究，同時(shí)在CEN網(wǎng)站上進(jìn)行了公開(kāi)在線投票，在此基礎(chǔ)上確定了獲獎(jiǎng)?wù)?。中?guó)電子報(bào)和iSuppli的研究結(jié)果表明，Altera是中國(guó)通
關(guān)鍵字： Altera FPGA TD-SCDMA OFDMA-MIMO