dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

I2C總線控制器的VHDL設(shè)計(jì)及實(shí)現(xiàn)

摘要：本文用VHDL設(shè)計(jì)了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線控制器，介紹了詳細(xì)的設(shè)計(jì)思路和在FPGA中的實(shí)現(xiàn)，并給出了在嵌入式系統(tǒng)設(shè)計(jì)中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過十幾年的實(shí)踐，發(fā)展了多層標(biāo)準(zhǔn)。從傳輸速率上劃分，有標(biāo)準(zhǔn)模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
關(guān)鍵字： FPGA I2C總線 VHDL

將處理器集成入FPGA的整合之道

引言現(xiàn)有的FPGA設(shè)計(jì)策略只是將FPGA看作一個(gè)單個(gè)元件，且需要依靠HDL輸入(HDL capture)和仿真的手段來進(jìn)行元件設(shè)計(jì)和驗(yàn)證。而在將處理器集成入FPGA，試圖在可編程部件中成就一個(gè)完全內(nèi)嵌的系統(tǒng)時(shí)，其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無法有效解決的。若想對(duì)嵌入到FPGA中基于處理器的整個(gè)數(shù)字系統(tǒng)進(jìn)行輸入、運(yùn)行及調(diào)試，工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設(shè)計(jì)工具，在一個(gè)集成化的FPGA執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計(jì)平臺(tái)。本文概述了開發(fā)這種系統(tǒng)所必須面對(duì)的各種設(shè)計(jì)挑戰(zhàn)，并講解了Altium公司的最新電子
關(guān)鍵字： FPGA

CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計(jì)中的應(yīng)用

摘要：本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計(jì)實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實(shí)現(xiàn)。由于采用該器件,簡(jiǎn)化了電路設(shè)計(jì),減小了設(shè)備體積,同時(shí)也使設(shè)備的可靠性和設(shè)計(jì)的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達(dá)；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)引言合成孔徑雷達(dá)(Synthetic Aperture Radar,簡(jiǎn)稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)。對(duì)于合成孔徑雷達(dá)成像處
關(guān)鍵字： FPGA/CPLD PCI接口合成孔徑雷達(dá) 乒乓結(jié)構(gòu)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

摘要：本文提出了一種用FPGA實(shí)現(xiàn)神經(jīng)元自適應(yīng)PID控制器的方案，采用modelsim 5.6d進(jìn)行仿真驗(yàn)證并在Synplify Pro 7.1平臺(tái)上進(jìn)行綜合，結(jié)果表明該方案具有運(yùn)算速度快、精度高和易于實(shí)現(xiàn)的特點(diǎn)。關(guān)鍵詞：神經(jīng)元；PID；FPGA；BP神經(jīng)網(wǎng)絡(luò)引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以其強(qiáng)大
關(guān)鍵字： BP神經(jīng)網(wǎng)絡(luò) FPGA PID 神經(jīng)元

基于FPGA的專用信號(hào)處理器設(shè)計(jì)和實(shí)現(xiàn)

摘　要：本文介紹基于FPGA、用VHDL語言編程實(shí)現(xiàn)矢量脫靶量測(cè)量專用信號(hào)處理器的方法。有效利用FPGA片內(nèi)硬件資源，無需外圍電路，高度集成，實(shí)現(xiàn)了對(duì)復(fù)數(shù)數(shù)據(jù)進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運(yùn)算。關(guān)鍵詞：512點(diǎn)FFT；FPGA；蝶形運(yùn)算前言矢量脫靶量測(cè)量系統(tǒng)中，信號(hào)處理電路模塊的主要任務(wù)是完成目標(biāo)檢測(cè)、數(shù)據(jù)存儲(chǔ)以及給其它單元控制信號(hào)。系統(tǒng)所進(jìn)行的目標(biāo)檢測(cè)需要計(jì)算信號(hào)的功率譜，所以先要對(duì)采集到的多通道(8路)數(shù)據(jù)按512點(diǎn)為一幀，作FFT處理，得到其頻譜。為了監(jiān)測(cè)接收機(jī)工作狀態(tài)，需要在頻域
關(guān)鍵字： 512點(diǎn)FFT FPGA 蝶形運(yùn)算

一種基于FPGA的直接序列擴(kuò)頻基帶處理器

摘要：本文設(shè)計(jì)實(shí)現(xiàn)了一種基于FPGA的直接序列擴(kuò)頻基帶處理器，并闡述了其基本原理和設(shè)計(jì)方案。關(guān)鍵詞：擴(kuò)頻；FPGA；數(shù)字匹配濾波器；基帶處理器引言擴(kuò)頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現(xiàn)碼分多址等許多優(yōu)點(diǎn)，已成為無線通信物理層的主要通信手段。本文設(shè)計(jì)開發(fā)了一種基于直接序列擴(kuò)頻技術(shù)(DS-SS)的基帶處理器。直接序列擴(kuò)頻通信直接序列擴(kuò)頻通信系統(tǒng)原理框圖如圖1所示。該處理器由FPGA芯片，完成圖1中兩虛線框所示的基帶信號(hào)處理部分。擴(kuò)頻方式為11位bar
關(guān)鍵字： FPGA 基帶處理器擴(kuò)頻數(shù)字匹配濾波器

用FPGA技術(shù)實(shí)現(xiàn)某新型通信設(shè)備中PCM碼流處理

摘要：本文根據(jù)FPGA器件的特點(diǎn)，介紹了應(yīng)用FPGA設(shè)計(jì)某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計(jì)中遇到的問題進(jìn)行了分析。關(guān)鍵詞：FPGA；RAM引言由于FPGA器件可實(shí)現(xiàn)所有數(shù)字電路功能，具有結(jié)構(gòu)靈活、設(shè)計(jì)周期短、硬件密度高和性能好等優(yōu)點(diǎn)，在高速信號(hào)處理領(lǐng)域顯示出愈來愈重要的作用。本文研究了基于FPGA技術(shù)對(duì)PCM碼流進(jìn)行處理的實(shí)現(xiàn)方法。變換后的數(shù)據(jù)寫入RAM，與DSP配合可完成復(fù)雜的信號(hào)處理功能。設(shè)計(jì)方案某新型通信設(shè)備中，在完成調(diào)度功能的板子上，需要進(jìn)行
關(guān)鍵字： FPGA RAM 存儲(chǔ)器

基于USB2.0的語音數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：本文提出并設(shè)計(jì)實(shí)現(xiàn)了基于USB2.0的語音數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)以TMS320VC5402 DSP芯片為主控機(jī)，采用USB2.0協(xié)議芯片ISP1581實(shí)現(xiàn)系統(tǒng)與計(jì)算機(jī)之間的高速串行數(shù)據(jù)傳輸，重點(diǎn)介紹了USB設(shè)備主從兩端的軟硬件設(shè)計(jì)方案。關(guān)鍵詞：USB 2.0；語音數(shù)據(jù)采集；DSP DSP芯片具有處理速度快、接口資源豐富、與ADC和USB控制芯片接口方便等特點(diǎn)。采用DSP芯片作為語音數(shù)據(jù)采集系統(tǒng)的主控機(jī)，能夠滿足對(duì)語音數(shù)據(jù)進(jìn)行實(shí)時(shí)采集、數(shù)據(jù)處理和控制USB接口芯
關(guān)鍵字： DSP USB 2.0 語音數(shù)據(jù)采集

一種在線燒寫Flash的方法研究與實(shí)現(xiàn)

摘要：本文介紹了一種基于VXI總線，共享存儲(chǔ)器的Flash ROM在線燒寫方法，闡述了系統(tǒng)的功能，并給出了系統(tǒng)的硬件組成和軟件設(shè)計(jì)。關(guān)鍵詞：DSP；Flash存儲(chǔ)器；共享存儲(chǔ)器引言向Flash ROM中在線加載應(yīng)用程序的常用方法是在硬件資源中設(shè)計(jì)并口。利用DSP的主機(jī)接口(HPI)，將大量的程序代碼分時(shí)間段從主機(jī)傳遞到DSP中，再由DSP對(duì)Flash ROM進(jìn)行在線重寫入。但是，在硬件資源設(shè)計(jì)有限，沒有預(yù)留并口或者HPI時(shí)，向Flash中在線加載程序代碼會(huì)比較困難
關(guān)鍵字： DSP Flash存儲(chǔ)器共享存儲(chǔ)器

面向移動(dòng)市場(chǎng)的DSP平臺(tái)

功率和速度的結(jié)合將一如既往地推動(dòng)半導(dǎo)體工業(yè)制造更快、更精巧的器件。遍觀整個(gè)行業(yè)，廠商們總是按照硅芯片尺寸(越小越好)的路線來思考，把自己切實(shí)的工作引向如何做得使硅更高效。更高效的硅系統(tǒng)意味著更強(qiáng)大的應(yīng)用，進(jìn)而意味著附加值產(chǎn)品研發(fā)更快，從而降低上市時(shí)間。我們最終在基于DSP+CPU的SoC產(chǎn)品中，開始看到將功率和速度合并優(yōu)化的研發(fā)成果。這類集成系統(tǒng)極大地改進(jìn)了它們所推動(dòng)的應(yīng)用和產(chǎn)品。例如，蜂窩電話市場(chǎng)是首先感受到DSP+CPU產(chǎn)品益處的市場(chǎng)之一。在這一市場(chǎng)領(lǐng)域，終端中越來越大的比例，目前已接近20%，包含有
關(guān)鍵字： DSP

三電平SVPWM逆變器中點(diǎn)電壓平衡的研究

摘要：文章簡(jiǎn)要分析了中點(diǎn)鉗位式三電平逆變器的基本原理，提出了一種平衡中點(diǎn)電位的新方法，并運(yùn)用TMS320F2407實(shí)現(xiàn)了全數(shù)字化控制系統(tǒng)，最后通過仿真驗(yàn)證了該方案的正確性。關(guān)鍵詞：中點(diǎn)鉗位；三電平逆變器；DSP引言多電平逆變器由于具有效率高、動(dòng)態(tài)性能好、對(duì)電動(dòng)機(jī)產(chǎn)生的諧波較少，適合高壓大容量等優(yōu)點(diǎn)，在高壓大容量交流調(diào)速領(lǐng)域得到了廣泛的運(yùn)用。三電平(NPC)逆變器的中點(diǎn)電位平衡問題已經(jīng)被越來越重視，本文簡(jiǎn)單介紹一種平衡中點(diǎn)電位的新方法。三電平逆變器的基本原理&nb
關(guān)鍵字： DSP 三電平逆變器中點(diǎn)鉗位

DSP和FPGA在圖像傳輸系統(tǒng)中的應(yīng)用和實(shí)現(xiàn)

摘要：本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數(shù)字化方法，以及QPSK擴(kuò)頻調(diào)制技術(shù)來實(shí)現(xiàn)圖像的無線傳輸。對(duì)擴(kuò)頻通信系統(tǒng)的同步問題提出了一種實(shí)現(xiàn)方法，并給出了部分實(shí)驗(yàn)結(jié)果。關(guān)鍵詞：圖像傳輸；擴(kuò)頻通信；同步；FPGA；DSP 視頻通信是目前計(jì)算機(jī)和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無線擴(kuò)頻與有線相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費(fèi)用低廉等。所以開發(fā)無線擴(kuò)頻實(shí)時(shí)圖像傳輸系統(tǒng)有很高的實(shí)用價(jià)值。系統(tǒng)設(shè)計(jì)在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗(yàn)、累加和校驗(yàn)等出錯(cuò)重發(fā)的防噪聲措施
關(guān)鍵字： DSP FPGA 擴(kuò)頻通信同步圖像傳輸

DSP吞掉大部分插口

以往用分立元件或主流微處理器設(shè)計(jì)的產(chǎn)品正受到DSP的威脅。這包括幾種情況：DSP與主控微處理器結(jié)合形成強(qiáng)大的功能；或按照應(yīng)用需要，DSP獨(dú)自工作，以足夠的處理性能來擔(dān)負(fù)“內(nèi)務(wù)處理”任務(wù)；另外，DSP可與便宜的微控制器搭配。最新的DSP性價(jià)比很高，如ADI公司Blackfin系列產(chǎn)品的功耗很低。其1.2V部件(BF533)工作于600MHz時(shí)，功耗為280mW。采用動(dòng)態(tài)電源管理功能時(shí)，降為200MHz下50mW左右。 S-CDMA手機(jī)作為DSP擠進(jìn)通信領(lǐng)域的明證，LSI邏輯公司已將其ZSP400 DSP核
關(guān)鍵字： DSP

基于DSP組建短波電臺(tái)無線數(shù)據(jù)傳輸網(wǎng)絡(luò)的系統(tǒng)設(shè)計(jì)

摘要：本文提出了一種使用短波電臺(tái)組建無線數(shù)據(jù)傳輸網(wǎng)絡(luò)的方案。根據(jù)此方案設(shè)計(jì)了基于DSP芯片的系統(tǒng)硬件和軟件，并論述了軟、硬件設(shè)計(jì)中的一些關(guān)鍵技術(shù)。關(guān)鍵詞：短波電臺(tái)；無線數(shù)據(jù)傳輸網(wǎng)絡(luò)；DSP引言利用短波信道進(jìn)行數(shù)據(jù)通信，具有傳輸距離遠(yuǎn)、受地形限制小、不易遭受人為破壞等優(yōu)點(diǎn)。本文通過對(duì)短波電臺(tái)進(jìn)行改進(jìn)，提出了一種方案，用于組建一個(gè)一點(diǎn)對(duì)多點(diǎn)的星型拓?fù)浣Y(jié)構(gòu)無線網(wǎng)絡(luò)，進(jìn)行遠(yuǎn)距離數(shù)據(jù)傳輸。并根據(jù)此方案設(shè)計(jì)了基于DSP的系統(tǒng)軟、硬件。組網(wǎng)方案在設(shè)計(jì)組網(wǎng)方案時(shí)需要對(duì)短波電臺(tái)進(jìn)行
關(guān)鍵字： DSP 短波電臺(tái) 無線數(shù)據(jù)傳輸網(wǎng)絡(luò)

基于交流采樣的實(shí)時(shí)微內(nèi)核的設(shè)計(jì)

摘要：本文從交流采樣的等間隔要求出發(fā)，提出了基于交流采樣的實(shí)時(shí)微內(nèi)核的設(shè)計(jì)方法，詳細(xì)介紹了實(shí)時(shí)微內(nèi)核設(shè)計(jì)中保證等間隔采樣的具體措施，并給出了該內(nèi)核的具體應(yīng)用實(shí)例。關(guān)鍵詞：交流采樣；DSP；實(shí)時(shí)多任務(wù)；微內(nèi)核引言在微機(jī)型電力設(shè)備中，系統(tǒng)一般通過交流采樣獲取信號(hào)，然后采用傅氏濾波或快速傅立葉變換(FFT)等有等間隔采樣要求的濾波算法提取信號(hào)特征量。在采樣率為幾十Ksps及以下時(shí)，定時(shí)觸發(fā)A/D實(shí)現(xiàn)等間隔采樣可通過簡(jiǎn)單硬件電路或微控制器內(nèi)部定時(shí)器來實(shí)現(xiàn)。在傳統(tǒng)的前后臺(tái)軟
關(guān)鍵字： DSP 交流采樣實(shí)時(shí)多任務(wù) 微內(nèi)核