EEPW首頁(yè) >>
主題列表 >>
fft
fft 文章 進(jìn)入fft技術(shù)社區(qū)
基于FPGA的FFT算法硬件實(shí)現(xiàn)
- 設(shè)計(jì)了一種基于FPGA的1024點(diǎn)16位FFT算法，采用了基4蝶形算法和流水線(xiàn)處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進(jìn)行前一級(jí)4點(diǎn)蝶形運(yùn)算，再進(jìn)行本級(jí)與旋轉(zhuǎn)因子復(fù)乘運(yùn)算的結(jié)構(gòu)。合理地利用了硬件資源。對(duì)系統(tǒng)劃分的各個(gè)模塊使用Verilog HDL進(jìn)行編碼設(shè)計(jì)。對(duì)整個(gè)系統(tǒng)整合后的代碼進(jìn)行功能驗(yàn)證之后，采用QuartusⅡ與Matlab進(jìn)行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專(zhuān)用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號(hào)處理領(lǐng)域有廣泛應(yīng)用。
- 關(guān)鍵字： FPGA FFT 算法 硬件實(shí)現(xiàn)
基于DSP的FFT算法在無(wú)功補(bǔ)償控制器上的應(yīng)用
- 介紹基于交流同步采樣和傅里葉算法的三相功率計(jì)算方法，采用TI公司的32位定點(diǎn)DSP TMS320F2812為控制器的CPU，根據(jù)非正弦周期信號(hào)的無(wú)功功率理論，固定采樣點(diǎn)數(shù)，適時(shí)測(cè)量工頻周期，自適應(yīng)調(diào)整采樣問(wèn)隔，解決了同步采樣問(wèn)題。采用快速傅里葉算法，實(shí)現(xiàn)了對(duì)無(wú)功功率和有功功率的準(zhǔn)確測(cè)量，準(zhǔn)確跟蹤系統(tǒng)無(wú)功變化，使系統(tǒng)無(wú)功功率動(dòng)態(tài)實(shí)時(shí)補(bǔ)償。
- 關(guān)鍵字： 補(bǔ)償 控制器 應(yīng)用 無(wú)功 算法 DSP FFT 基于 功率模塊
FFT在低功率微程序控制器中的應(yīng)用
- 低功率微處理器的儲(chǔ)存空間比較小，如何用其實(shí)現(xiàn)FFT變換一直是一個(gè)比較重要且很難實(shí)現(xiàn)的問(wèn)題。詳細(xì)介紹了實(shí)現(xiàn)FFT的具體算法包括低功率微處理器的固有缺點(diǎn)，采集樣本需要注意的問(wèn)題及其程序?qū)崿F(xiàn)，加窗程序以及在實(shí)現(xiàn)過(guò)程中應(yīng)注意的問(wèn)題。在低功率微處理器中實(shí)現(xiàn)了FFT變換，結(jié)果表明所設(shè)計(jì)的方法在低功率微處理器中具有良好的性能。
- 關(guān)鍵字： 應(yīng)用 控制器 程序 功率 FFT 收發(fā)器
基于FPGA的移位寄存器流水線(xiàn)結(jié)構(gòu)FFT處理器設(shè)計(jì)與實(shí)
- 設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的256點(diǎn)定點(diǎn)FFT處理器。處理器以基-2算法為基礎(chǔ)，通過(guò)采用高效的兩路輸入移位寄存器流水線(xiàn)結(jié)構(gòu)，有效提高了碟形運(yùn)算單元的運(yùn)算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴(kuò)展性。詳細(xì)描述了具體設(shè)計(jì)的算法結(jié)構(gòu)和各個(gè)模塊的實(shí)現(xiàn)。設(shè)計(jì)采用Verilog HDL作為硬件描述語(yǔ)言，采用QuartusⅡ設(shè)計(jì)仿真工具進(jìn)行設(shè)計(jì)、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
- 關(guān)鍵字： FPGA FFT 移位寄存器 流水線(xiàn)結(jié)構(gòu)
理解FFT圖
- 關(guān)鍵詞：模擬電路設(shè)計(jì)、轉(zhuǎn)換器、ADC、工業(yè)應(yīng)用、醫(yī)療電子、Op Amp、系統(tǒng)設(shè)計(jì)、工程教育、物理驗(yàn)證與分析、信號(hào)完整性、設(shè)計(jì)方法 您可以通過(guò)周期性地收集大量的 ADC 輸出轉(zhuǎn)換采樣來(lái)生成 FFT圖。一般而言，ADC 廠(chǎng)商
- 關(guān)鍵字： FFT
基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)
- 0 引 言
數(shù)字信號(hào)處理主要研究采用數(shù)字序列或符號(hào)序列表示信號(hào)，并用數(shù)字計(jì)算方法對(duì)這些序列進(jìn)行處理，以便把信號(hào)變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號(hào)處理中，最常用的變換方法就是離散傅里葉變換(DFT)， - 關(guān)鍵字： FPGA FFT 級(jí)聯(lián) 處理器
fft介紹
即為快速傅氏變換，是離散傅氏變換的快速算法，它是根據(jù)離散傅氏變換的奇、偶、虛、實(shí)等特性，對(duì)離散傅立葉變換的算法進(jìn)行改進(jìn)獲得的。它對(duì)傅氏變換的理論并沒(méi)有新的發(fā)現(xiàn)，但是對(duì)于在計(jì)算機(jī)系統(tǒng)或者說(shuō)數(shù)字系統(tǒng)中應(yīng)用離散傅立葉變換，可以說(shuō)是進(jìn)了一大步。
設(shè)x(n)為N項(xiàng)的復(fù)數(shù)序列，由DFT變換，任一X（m）的計(jì)算都需要N次復(fù)數(shù)乘法和N-1次復(fù)數(shù)加法，而一次復(fù)數(shù)乘法等于四次實(shí)數(shù)乘法和兩次實(shí)數(shù)加法，一次復(fù)數(shù)加 [ 查看詳細(xì) ]
fft相關(guān)帖子
fft資料下載
fft專(zhuān)欄文章
相關(guān)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473