flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

【詳解】FPGA：深度學(xué)習(xí)的未來(lái)？

　　摘要　　最近幾年數(shù)據(jù)量和可訪問(wèn)性的迅速增長(zhǎng)，使得人工智能的算法設(shè)計(jì)理念發(fā)生了轉(zhuǎn)變。人工建立算法的做法被計(jì)算機(jī)從大量數(shù)據(jù)中自動(dòng)習(xí)得可組合系統(tǒng)的能力所取代，使得計(jì)算機(jī)視覺(jué)、語(yǔ)音識(shí)別、自然語(yǔ)言處理等關(guān)鍵領(lǐng)域都出現(xiàn)了重大突破。深度學(xué)習(xí)是這些領(lǐng)域中所最常使用的技術(shù)，也被業(yè)界大為關(guān)注。然而，深度學(xué)習(xí)模型需要極為大量的數(shù)據(jù)和計(jì)算能力，只有更好的硬件加速條件，才能滿足現(xiàn)有數(shù)據(jù)和模型規(guī)模繼續(xù)擴(kuò)大的需求?，F(xiàn)有的解決方案使用圖形處理單元(GPU)集群作為通用計(jì)算圖形處理單元(GPGPU)，但現(xiàn)場(chǎng)可編程門陣列(FPGA)提供
關(guān)鍵字： FPGA GPU

Flash與SAS硬碟價(jià)格2015年恐現(xiàn)死亡交叉

　　資料儲(chǔ)存解決方案大廠NetApp表示，經(jīng)由云端與Flash兩股推力驅(qū)動(dòng)，讓近年IT基礎(chǔ)架構(gòu)進(jìn)入新一波的轉(zhuǎn)型期，其中2016年經(jīng)由融合式基礎(chǔ)架構(gòu)(Converged Infrastructure)、DevOps(Development and Operations)系統(tǒng)工具應(yīng)用性竄升，將讓2016年成為IT的精簡(jiǎn)之年。　　此外值得注意的是，TLC架構(gòu)的Flash存儲(chǔ)器借由需求性提升及單位成本快速下降，預(yù)期今年每GB的FLash價(jià)格也將較SAS硬碟更低，并讓All Flash資料中心的將進(jìn)入主流儲(chǔ)存領(lǐng)
關(guān)鍵字： Flash SAS

工程師經(jīng)驗(yàn)：電路設(shè)計(jì)的14個(gè)誤區(qū)

　　自動(dòng)布線必然要占用更大的PCB面積，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中，PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應(yīng)商的成本... 　　現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧　　點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB面積，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中，PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約
關(guān)鍵字：電路 PCB FPGA

基于FPGA的VGA顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)VGA(視頻圖形陣列)接口顯示器的檢測(cè)需求，設(shè)計(jì)了一種基于Altera FPGA的VGA顯示系統(tǒng)。詳細(xì)介紹了VGA顯示的原理，采用硬件描述語(yǔ)言Verilog完成了VGA顯示所需的驅(qū)動(dòng)時(shí)序和圖像存儲(chǔ)相關(guān)模塊的設(shè)計(jì)，并對(duì)整個(gè)系統(tǒng)進(jìn)行了綜合仿真，驗(yàn)證了設(shè)計(jì)的正確性。仿真與測(cè)試結(jié)果表明，該設(shè)計(jì)可以在簡(jiǎn)單的情況下實(shí)現(xiàn)圖像或字符顯示，節(jié)約了硬件成本，還可以滿足不同顯示標(biāo)準(zhǔn)的需要。
關(guān)鍵字： VGA 圖像顯示 FPGA 設(shè)計(jì)實(shí)現(xiàn) 201603

國(guó)產(chǎn)FPGA“祥云”達(dá)千萬(wàn)門，京微雅格要爭(zhēng)業(yè)界第三

本文從介紹京微雅格的CME-C1(祥云)芯片入手，分析了國(guó)產(chǎn)FPGA突破面臨的機(jī)會(huì)和技術(shù)市場(chǎng)挑戰(zhàn)。
關(guān)鍵字： FPGA 國(guó)產(chǎn) 京微雅格 40nm 201603

AGM耗時(shí)3年成功逆襲成FPGA市場(chǎng)上最大黑馬

　　2015年國(guó)內(nèi)的半導(dǎo)體行業(yè)可謂風(fēng)生水起，國(guó)家意志主導(dǎo)的大基金大開(kāi)大合，紫光為首的國(guó)內(nèi)大佬在國(guó)外并購(gòu)頻頻，以海思為首的國(guó)內(nèi)IC設(shè)計(jì)公司開(kāi)始在國(guó)際市場(chǎng)上擁有話語(yǔ)權(quán)，而在一向由美國(guó)四大公司控盤的FPGA領(lǐng)域，中國(guó)公司也躍躍欲試，京微雅格、高云、同創(chuàng)國(guó)芯等國(guó)內(nèi)企業(yè)瞄準(zhǔn)了軍工、宇航、機(jī)器人等領(lǐng)域，意圖進(jìn)軍高端FPGA領(lǐng)域，Intel收購(gòu)行業(yè)內(nèi)最大公司Altera，意圖整合數(shù)據(jù)中心FPGA芯片市場(chǎng)，而在這個(gè)大佬云集的行業(yè)，一家名不見(jiàn)經(jīng)傳的國(guó)內(nèi)企業(yè)，卻在悄悄地蠶食Altera和Lattice的中低端FPGA市場(chǎng)份額
關(guān)鍵字： AGM FPGA

萊迪思半導(dǎo)體不斷加強(qiáng)適用于低功耗、小尺寸FPGA的設(shè)計(jì)工具套件

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布Lattice Diamond?設(shè)計(jì)工具套件的最新升級(jí)版——3.7版本，現(xiàn)已上市。該版本支持更多的萊迪思器件并包含性能增強(qiáng)，可幫助客戶以盡可能最小的尺寸、功耗和成本基于萊迪思FPGA設(shè)計(jì)解決方案?！　attice Diamond設(shè)計(jì)軟件是一套完整的FPGA設(shè)計(jì)工具，具備易于使用的界面、高效的設(shè)計(jì)流程、卓越的設(shè)計(jì)探索等特性。3.7版本主要的全新特性包括對(duì)于ECP5?和MachXO2?/MachXO3? FP
關(guān)鍵字：萊迪思 FPGA

高云半導(dǎo)體GW1N家族新增三款FPGA器件并開(kāi)始提供GW1N-1工程樣片

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)今日宣布：在已經(jīng)發(fā)布的 GW1N-1與 GW1N-9兩款產(chǎn)品基礎(chǔ)上，新增了 GW1N-2、GW1N-4與 GW1N-6三款新的產(chǎn)品。隨著新器件的加入，GW1N 家族芯片可以提供最高近 9KLUTs;高達(dá)近 200Kbits的嵌入式塊存儲(chǔ)器及高達(dá)近 20Kbits的分布式存儲(chǔ)器;高達(dá)近 2Mbits的用戶閃存存儲(chǔ)器;高達(dá)20個(gè)18 位乘18位的乘法器
關(guān)鍵字：高云 FPGA

集成電路：并購(gòu)不能帶來(lái)自強(qiáng)

　　2015年，海外并購(gòu)貫穿了中國(guó)集成電路產(chǎn)業(yè)的始終——長(zhǎng)電科技以7.8億美元的價(jià)格收購(gòu)新加坡星科金朋;紫光集團(tuán)230億美元收購(gòu)存儲(chǔ)器巨頭美光科技;通富微電出資約3.7億美元收購(gòu)AMD旗下的蘇州廠和馬來(lái)西亞檳城廠…… 　　自集成電路上升至國(guó)家戰(zhàn)略產(chǎn)業(yè)后，中國(guó)財(cái)團(tuán)一夜間成為全球半導(dǎo)體領(lǐng)域的“財(cái)神爺”。　　記者日前從“2015北京·亦莊國(guó)際金融創(chuàng)新峰會(huì)”得到一組統(tǒng)計(jì)數(shù)字：僅去年一年，半導(dǎo)體產(chǎn)
關(guān)鍵字：集成電路 FPGA

萊迪思半導(dǎo)體為ECP5 FPGA產(chǎn)品系列添加新成員

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布低功耗、小尺寸，用于互連和加速應(yīng)用的ECP5™ FPGA產(chǎn)品系列迎來(lái)了新成員。本次新增的產(chǎn)品與ECP5 FPGA的引腳完全兼容，使得OEM廠商能夠?qū)崿F(xiàn)無(wú)縫升級(jí)，滿足工業(yè)、通信和消費(fèi)電子等市場(chǎng)上不斷變化的接口需求。　　ECP5-5G 　　萊迪思的ECP5-5G產(chǎn)品系列獨(dú)家支持5G SERDES和高達(dá)85K LUT，并采用小尺寸10x10 mm封裝。ECP5-5G器件支持多種5G協(xié)議，包括PCI Express Gen 2
關(guān)鍵字：萊迪思 FPGA

Xilinx 發(fā)布數(shù)據(jù)中心生態(tài)系統(tǒng)投資計(jì)劃致力于進(jìn)一步壯大云計(jì)算及NFV加速解決方案

　　賽靈思公司(Xilinx, Inc.)今天宣布一項(xiàng)新的數(shù)據(jù)中心生態(tài)系統(tǒng)投資計(jì)劃，并由賽靈思旗下的投資機(jī)構(gòu)“Xilinx 技術(shù)投資 (Xilinx Technology Ventures)”全權(quán)執(zhí)行。該計(jì)劃主要用于技術(shù)投資，以豐富賽靈思的數(shù)據(jù)中心產(chǎn)品與服務(wù)，并促進(jìn)行業(yè)創(chuàng)新，加速產(chǎn)品上市進(jìn)程及降低總擁有成本。新計(jì)劃專門針對(duì)新興工作負(fù)載應(yīng)用解決方案，如機(jī)器學(xué)習(xí)、圖像及視頻處理、數(shù)據(jù)分析、存儲(chǔ)數(shù)據(jù)庫(kù)加速以及網(wǎng)絡(luò)加速等。　　作為該計(jì)劃的一部分，賽靈思近期完成了數(shù)據(jù)中心生態(tài)系統(tǒng)的首次投
關(guān)鍵字： Xilinx FPGA

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA：16nm Virtex UltraScale+器件

　　賽靈思公司(NASDAQ:XLNX)今天宣布其 Virtex? UltraScale+? FPGA面向首批客戶開(kāi)始發(fā)貨，這是業(yè)界首款采用臺(tái)積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設(shè)計(jì)工具上一直與100多家客戶積極接觸，目前已向其中60多家客戶發(fā)貨器件和/或開(kāi)發(fā)板。Virtex UltraScale+器件加上Zynq? UltraScale+ MPSoC和Kintex?
關(guān)鍵字： Xilinx FPGA

讓XDC時(shí)序與約束為您效力

　　作者：Adam?Taylor?e2v?公司首席工程師?aptaylor@theiet.org　　時(shí)序和布局約束是實(shí)現(xiàn)設(shè)計(jì)要求的關(guān)鍵因素。本文是介紹其使用方法的入門讀物?！　⊥瓿?RTL?設(shè)計(jì)只是?FPGA?設(shè)計(jì)量產(chǎn)準(zhǔn)備工作中的一部分。接下來(lái)的挑戰(zhàn)是確保設(shè)計(jì)滿足芯片內(nèi)的時(shí)序和性能要求。為此，您經(jīng)常需要定義時(shí)序和布局約束。我們了解一下在基于賽靈思?FPGA?和?SoC?設(shè)計(jì)系統(tǒng)時(shí)如何創(chuàng)建
關(guān)鍵字： XDC FPGA

基于FPGA的模糊控制器管理蔗糖提取

　　作者：Deepali?Vyas?在讀碩士研究生?印度拉賈斯坦?Lakshmangarh市Mody科技大學(xué)deepalivyas100@yahoo.com　　Yogesh?Misra?研究員?印度拉賈斯坦?Chittorgarh?市?Mewar?大學(xué)?yogeshmisra@yahoo.com　　H.?R.?Kamath?主任?印度中央邦&nbs
關(guān)鍵字： FPGA MATLAB

利用Artix-7 FPGA設(shè)計(jì)高性能USB器件

　　作者：Tom?Myers?高級(jí)硬件工程師，Anritsu?公司?tom.myers@anritsu.com　　低功耗的賽靈思?FPGA?系列使總線供電的?USB?器件設(shè)計(jì)垂手可得　　憑借在市場(chǎng)中數(shù)十億的端口數(shù)量，通用串行總線?(USB)?成為實(shí)現(xiàn)主機(jī)與外設(shè)之間千兆位以下連接的首選接口。不過(guò)，由于?USB?規(guī)范有著嚴(yán)格的浪涌電流和穩(wěn)態(tài)工作電流限值要求，因此由總線供電的器件應(yīng)用經(jīng)常忽視F
關(guān)鍵字： Artix-7 FPGA