flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案

摘要：根據(jù)無(wú)人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無(wú)人機(jī)控制器具有指令群延時(shí)低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿足使用要求。關(guān)鍵詞：無(wú)人機(jī)控制器;FPFG;鍵盤掃描;UART 無(wú)人機(jī)的飛行控制和機(jī)載電子設(shè)備的控制指令主要通過(guò)地面控制計(jì)算機(jī)中的軟件或者無(wú)人機(jī)控制器產(chǎn)生，這兩種相互獨(dú)立的控制方式互為備份。而無(wú)人機(jī)控制器主要由硬
關(guān)鍵字： FPGA UART

基于ARM7和FPGA的多軸控制器設(shè)計(jì)

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且
關(guān)鍵字： ARM7 FPGA

一款基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)

摘要：為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過(guò)單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。
關(guān)鍵字： FPGA DDS

基于FPGA的JPEG2000數(shù)據(jù)壓縮實(shí)現(xiàn)

摘要：高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問(wèn)題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。關(guān)鍵詞：JPEG2000;數(shù)據(jù)壓縮;FPGA;DWT 近年來(lái)通信領(lǐng)域中信息的傳輸總量急速擴(kuò)大。由于存儲(chǔ)空間有限、通信帶寬等因素的限制，數(shù)據(jù)通常需要
關(guān)鍵字： FPGA JPEG2000

基于FPGA的射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)設(shè)計(jì)

摘要：基于使用戶刷卡消費(fèi)的數(shù)據(jù)可進(jìn)行采集存儲(chǔ)的目的，采用了在FPGA平臺(tái)上設(shè)計(jì)一種射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)的方法。該系統(tǒng)采用了FATFS文件系統(tǒng)，可將用戶數(shù)據(jù)及時(shí)保存到SD卡之中。通過(guò)對(duì)軟硬件模塊和上位機(jī)的設(shè)計(jì)，采用FPGA為開(kāi)發(fā)平臺(tái)，對(duì)用戶刷卡消費(fèi)的記錄寫入到SD卡中。利用SD卡的移動(dòng)性，可方便地實(shí)現(xiàn)與計(jì)算機(jī)的數(shù)據(jù)交換，達(dá)到數(shù)據(jù)分析的目的。此法便于客戶對(duì)消費(fèi)記錄的核對(duì)，具有實(shí)際商業(yè)價(jià)值。關(guān)鍵詞：FPGA;NIOS II;FM1702SL;SD;文件系統(tǒng) 文中主要討論射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)的硬件和軟件
關(guān)鍵字： FPGA SOPC

基于FPGA和STM32的CAN總線運(yùn)動(dòng)控制器設(shè)計(jì)

摘要：運(yùn)用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計(jì)一種基于CAN總線的運(yùn)動(dòng)控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計(jì)和軟件結(jié)構(gòu)。利用FPGA高速處理能力實(shí)現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計(jì)好的FPGA程序或是C程序進(jìn)行封裝，系統(tǒng)的可移植性強(qiáng)。關(guān)鍵詞：STM32;FPGA;CAN總線;運(yùn)動(dòng)控制如今，運(yùn)動(dòng)控制正朝著高速度、高精度、開(kāi)放式的方向發(fā)展，從而對(duì)執(zhí)行部件提出了更高的要求。過(guò)去的運(yùn)動(dòng)控制器主要是基于單片機(jī)
關(guān)鍵字： STM32 FPGA

京微雅格“光暖郵芯”系列活動(dòng)之帶你走近FPGA

　　3月21日，由FPGA與可編程SoC的革新者京微雅格(北京)科技有限公司與北京郵電大學(xué)信息光子學(xué)與光通信研究院研究生會(huì)共同舉辦的2013年企業(yè)進(jìn)校園活動(dòng)之北京郵電大學(xué)站圓滿落幕?！　”敬尉┪⒀鸥襁M(jìn)校園活動(dòng)預(yù)先一個(gè)星期在北郵人論壇，北郵官方微信平臺(tái)以及各種社交網(wǎng)絡(luò)上進(jìn)行了廣泛的宣傳與推廣，在同學(xué)們之間反響強(qiáng)烈?；顒?dòng)選在北京郵電大學(xué)最繁忙的主干道上兩側(cè)進(jìn)行，京微雅格派出了2位高級(jí)硬件和軟件設(shè)計(jì)師為同學(xué)演示了基于京微雅格FPGA芯片研發(fā)的智能機(jī)器人解決方案，該智能機(jī)器人方案通過(guò)單顆FPGA芯片進(jìn)行控制，能夠
關(guān)鍵字：京微雅格 FPGA SoC 北郵

京微雅格攜眾方案亮相2014年慕尼黑上海電子展獲熱捧

　　3月18—20日，京微雅格(北京)科技有限公司參加了在上海舉辦的慕尼黑電子展(electronica?Shanghai)?，現(xiàn)場(chǎng)向觀眾展示了眾多基于CME-M系列芯片的系統(tǒng)應(yīng)用解決方案，包括智能機(jī)器人、地鐵信息導(dǎo)航系統(tǒng)、高速公路信息系統(tǒng)、食品安全監(jiān)測(cè)系統(tǒng)以及面向醫(yī)療電子領(lǐng)域的超聲鍵盤控制方案和呼吸機(jī)顯示系統(tǒng)等方案，獲得現(xiàn)場(chǎng)觀眾的極大關(guān)注和廣泛好評(píng)。　　圖示一：京微雅格展臺(tái)前，工程師給現(xiàn)場(chǎng)觀眾進(jìn)行demo講解　　京微雅格此次展示的智能機(jī)器人方案絕對(duì)是展臺(tái)上的明星。精細(xì)的運(yùn)動(dòng)控制、簡(jiǎn)便
關(guān)鍵字：京微雅格 CME-M FPGA M7

基于FPGA的跳頻系統(tǒng)設(shè)計(jì)

摘要：同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16 E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。關(guān)鍵詞：跳頻;快速同步;FPGA;獨(dú)立信道法;同步頭法跳頻通信技術(shù)具有抗干擾、抗截獲和高頻譜利用率，應(yīng)用廣泛。同步是跳頻系統(tǒng)的
關(guān)鍵字： FPGA EP3C16

Xradio：別出心裁的系統(tǒng)教學(xué)用純FPGA無(wú)線電

　　我們幾乎完全用FPGA來(lái)構(gòu)建XRadio平臺(tái)，省略了放大器或分立濾波器等傳統(tǒng)模擬組件的使用(如圖1所示)。首先，我們將用電線連接成的簡(jiǎn)單耦合電路鏈接至FPGA的I/O引腳，創(chuàng)建出基本天線。該天線用于發(fā)射RF信號(hào)到FPGA，F(xiàn)PGA通過(guò)數(shù)字下變頻和頻率解調(diào)實(shí)現(xiàn)FM接收器的信號(hào)處理。
關(guān)鍵字： Xradio 無(wú)線電 FPGA

基于FPGA的數(shù)字濾波器設(shè)計(jì)

　　利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字濾波器，主要在于如何實(shí)現(xiàn)乘法。乘法常用的實(shí)現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過(guò)長(zhǎng)，對(duì)于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實(shí)現(xiàn)方式，所用硬件資源較少，運(yùn)算速率也較快，但這只是針對(duì)小位寬乘法來(lái)說(shuō)。對(duì)于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實(shí)現(xiàn)簡(jiǎn)單直觀，對(duì)于現(xiàn)在資源豐富的FPGA，很好實(shí)現(xiàn)
關(guān)鍵字：濾波器數(shù)字 FPGA VHDL

用Zynq SoC實(shí)現(xiàn)高效比特幣礦機(jī)系統(tǒng)

　　要設(shè)計(jì)出一個(gè)由可行的比特幣節(jié)點(diǎn)和高效靈活的礦機(jī)等組成的完整挖礦系統(tǒng)，我們需要某種功能強(qiáng)大的FPGA芯片，來(lái)同時(shí)滿足靈活性和性能要求。除FPGA外，我們還需要使用處理引擎來(lái)提高效率。在這個(gè)完整的片上系統(tǒng)(SoC)上，我們需要經(jīng)優(yōu)化的內(nèi)核來(lái)運(yùn)行包括網(wǎng)絡(luò)維護(hù)和交易處理在內(nèi)的所有要求的比特幣任務(wù)。能滿足所有這些條件的硬件就是位于ZedBoard開(kāi)發(fā)板上的Zynq-7020 SoC
關(guān)鍵字： SoC FPGA SHA-256

用Zynq SoC設(shè)計(jì)低時(shí)延H.264系統(tǒng)

　　小型快速的流式視頻系統(tǒng)結(jié)合采用微型H.264核和賽靈思Zynq SoCASSP架構(gòu)不靈活，而基于FPGA微處理器組合的系統(tǒng)雖然尺寸大但較為靈活，一直以來(lái)設(shè)計(jì)人員為創(chuàng)建PCB占位面積小的基于IP的流式視頻系統(tǒng)，除了在這兩者之間反復(fù)權(quán)衡外別無(wú)他選。將軟核微處理器集成到FPGA，就無(wú)需單獨(dú)的處理器和DRAM，但最終系統(tǒng)的性能可能無(wú)法與以外部ARM處理器為核心且可能還包括USB、以太網(wǎng)及
關(guān)鍵字： H.264 SOC FPGA ASSP

基于視覺(jué)的駕駛員輔助嵌入式系統(tǒng)(上)

　　本文簡(jiǎn)要描述了基于攝像頭的主動(dòng)安全系統(tǒng)的應(yīng)用、引入它的動(dòng)機(jī)及好處。此外，本文還介紹了視覺(jué)處理的未來(lái)解決方案與技術(shù)進(jìn)步，可確保在功率有限的情況下實(shí)現(xiàn)最大性能。適用于前照燈控制、車道保持、交通標(biāo)志識(shí)別及防碰撞功能的多功能前置攝像頭解決方案，目前使用分辨率高達(dá)120萬(wàn)像素、每秒30幀的CMOS成像儀。隨著新一代傳感器的推出，分辨率將進(jìn)一步提高。要在惡劣的天氣和照明條件下可靠地檢測(cè)物體，需要復(fù)雜的算法。車道保持、自動(dòng)緊急剎車或交通擁堵輔助等半自動(dòng)駕駛員輔助功能需要帶有算法冗余的ASIL D安全級(jí)別，但所有這些
關(guān)鍵字：嵌入式 CMOS FPGA MAC