<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> flash fpga

flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器簡(jiǎn)介

概覽無(wú)線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線設(shè)備，需要大量更復(fù)雜的測(cè)試設(shè)備，其成本也在不斷提高。使用虛擬(軟件)儀器
關(guān)鍵字： LabVIEW FPGA 軟件設(shè)計(jì) 射頻儀器

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

摘要：EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，F(xiàn)PGA設(shè)計(jì)越來(lái)越多地采用基于VHDL的設(shè)計(jì)方法及先進(jìn)的EDA工具。本文詳細(xì)闡述了EDA技術(shù)與FPGA
關(guān)鍵字： FPGA EDA

采用基于FPGA的SoC進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)

系統(tǒng)級(jí)芯片(SoC)可采用現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)兩種方式實(shí)現(xiàn)。目前業(yè)界通常將處理器、邏輯單元和存儲(chǔ)器等系統(tǒng)嵌入FPGA中構(gòu)成靈活的SoC解決方案，本文以Virtex-II系列Platform FPGA為例，說(shuō)明采用
關(guān)鍵字： FPGA SoC 數(shù)字顯示系統(tǒng)設(shè)計(jì)

基于FPGA的多體制雷達(dá)信號(hào)源的設(shè)計(jì)

隨著雷達(dá)技術(shù)的發(fā)展，出現(xiàn)了多種體制的雷達(dá)，比如脈沖多普勒雷達(dá)、SAR、相控陣?yán)走_(dá)先進(jìn)，雖然這些雷達(dá)的功能不同，但是為了提作用距離和距離向上的分辨率，都彩了大時(shí)寬積信號(hào)。在雷達(dá)信號(hào)源設(shè)計(jì)領(lǐng)域，DDS技術(shù)
關(guān)鍵字：信號(hào)源設(shè)計(jì) 雷達(dá) 體制 FPGA 基于

京微雅格做中國(guó)自己的FPGA

京微雅格，是世界上除了美國(guó)硅谷以外唯一能夠自主開(kāi)發(fā)FPGA產(chǎn)品的公司。九年前，京微雅格創(chuàng)立，在累計(jì)投資3500萬(wàn)美元之后，先后研發(fā)出7款具有自主知識(shí)產(chǎn)權(quán)的集FPGA、CPU、存儲(chǔ)器為一體的可編程系列芯片。京微雅格CEO劉明博士這樣來(lái)形容京微雅格在FPGA產(chǎn)業(yè)中的位置，“我們已經(jīng)加入到這個(gè)俱樂(lè)部，成為了其中的一員”。
關(guān)鍵字：京微雅格 FPGA 201209

一種自適應(yīng)紅外圖像增強(qiáng)處理的FPGA實(shí)現(xiàn)

摘要：本文介紹了一種自適應(yīng)平臺(tái)直方圖算法對(duì)紅外圖像增強(qiáng)處理及該算法在FPGA器件上的實(shí)現(xiàn)。該方法是根據(jù)圖像的直方圖，自適應(yīng)地選擇平臺(tái)閾值，實(shí)現(xiàn)自適應(yīng)平臺(tái)直方圖均衡化，增強(qiáng)了目標(biāo)的對(duì)比度。
關(guān)鍵字： FPGA 紅外圖像平臺(tái)閾值 201209

NI發(fā)布兩款全新NI CompactRIO擴(kuò)展機(jī)箱

美國(guó)國(guó)家儀器公司(National Instruments, 簡(jiǎn)稱 NI)近日發(fā)布8槽NI 9154 MXI-Express RIO擴(kuò)展機(jī)箱和4槽NI 9146以太網(wǎng)RIO擴(kuò)展機(jī)箱，進(jìn)一步擴(kuò)大了C系列平臺(tái)的規(guī)模，使其能夠連接需要成百上千I/O通道的應(yīng)用。通過(guò)NI LabVIEW FPGA模塊，工程師可進(jìn)行自定制在線處理、閉環(huán)控制、同步以及自定義定時(shí)和觸發(fā)，由此完全控制兩個(gè)機(jī)箱內(nèi)的現(xiàn)場(chǎng)可編程門陣列(FPGA)的功能。
關(guān)鍵字： NI RIO FPGA

基于VHDL語(yǔ)言的FPGA簡(jiǎn)易數(shù)字鐘設(shè)計(jì)

作為一個(gè)菜鳥(niǎo)我很愿意分享下我做的一些小東西，記得一年前好像少幾天吧，看記錄是2009年5月19日我用51單片機(jī)做數(shù)字鐘的情景，那個(gè)時(shí)候用匯編，焦頭爛額，做了三天，還請(qǐng)教了老師。哎，現(xiàn)在都已經(jīng)用C了，而且重心已經(jīng)
關(guān)鍵字：數(shù)字設(shè)計(jì) 簡(jiǎn)易 FPGA VHDL 語(yǔ)言基于

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

汽車在給人們生活帶來(lái)便利的同時(shí)也帶來(lái)了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明 ...
關(guān)鍵字： FPGA 圖像傳感器驅(qū)動(dòng)

FPGA全局復(fù)位及局部復(fù)位設(shè)計(jì)

隨著FPGA設(shè)計(jì)越來(lái)越復(fù)雜，芯片內(nèi)部的時(shí)鐘域也越來(lái)越多，使全局復(fù)位已不能夠適應(yīng)FPGA設(shè)計(jì)的需求，更多的設(shè)計(jì)趨向于使用局部的復(fù)位。本節(jié)將會(huì)從FPGA內(nèi)部復(fù)位“樹(shù)”的結(jié)構(gòu)來(lái)分析復(fù)位的結(jié)構(gòu)。我們的復(fù)位線將會(huì)
關(guān)鍵字： FPGA 全局

FPGA和ASIC的比較

ASIC是英文的Application Specific Integrated Circuits縮寫，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。目前用CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場(chǎng)可編程邏輯陣列)來(lái)進(jìn)行AS
關(guān)鍵字： FPGA ASIC 比較

FPGA引腳信號(hào)分配的幾個(gè)原則

現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜，向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配，并減少反復(fù)的次數(shù)
關(guān)鍵字： FPGA 引腳信號(hào) 分配

FPGA與CPLD的比較

盡管FPGA和CPLD都是可編程器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異，具有各自的特點(diǎn)：1、CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時(shí)序邏輯。換句話說(shuō),FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
關(guān)鍵字： FPGA CPLD 比較

多功能計(jì)數(shù)器

摘要：本文設(shè)計(jì)了一種以超低功耗單片機(jī)MSP430F149為控制器，以高速的FPGA實(shí)現(xiàn)等精度測(cè)量正弦信號(hào)的頻率、周期和相位差的多功能計(jì)數(shù)器。
關(guān)鍵字：單片機(jī) FPGA 計(jì)數(shù)器 201209

基于TMS320F28033的20MHz手持式雙蹤袖珍示波器

摘要：項(xiàng)目實(shí)現(xiàn)的是一個(gè)手持式雙蹤袖珍示波器，以TMS320F28033為核心，由信號(hào)放大電路、信號(hào)采集電路、數(shù)據(jù)存儲(chǔ)與處理模塊、系統(tǒng)控制與顯示模塊等部分組成。信號(hào)放大電路先對(duì)輸入信號(hào)進(jìn)行程控增益放大。信號(hào)采集電路使用高速ADC對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，數(shù)據(jù)送入以FPGA為核心的數(shù)據(jù)存儲(chǔ)與處理模塊。
關(guān)鍵字： FPGA 示波器 TMS320F28033 201209

共6846條 221/457 |‹ « 219 220 221 222 223 224 225 226 227 228 » ›|

flash fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。創(chuàng)建詞條

flash fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

flash fpga相關(guān)帖子

MSPM0L1306寫入過(guò)后的Flash區(qū)域無(wú)法讀取
esp8266可以不用外部flash單獨(dú)作為Wi-Fi模塊使用嗎
flash中的page，sector，block都是什么意思
在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
NUC100系列在APROM中不能對(duì)FLASH進(jìn)行擦除，寫入嗎？
M487flash基地址設(shè)置為0后板子起不來(lái)，如何解決？
請(qǐng)問(wèn)M0516如何對(duì)Flash里面的內(nèi)容進(jìn)行加密？

flash fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
STM32F103_hal_qspi_flash
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器

flash fpga專欄文章

熱門主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();