<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          基于FPGA的Kalman濾波器實(shí)現(xiàn)研究

          • 摘要:卡爾曼(Kalman)濾波計(jì)算精度和速度是工程應(yīng)用中是否成功的決定性條件,為進(jìn)一步提高Kalman濾波算法在更復(fù)雜的環(huán)境下使用的性能,并能夠同時(shí)滿足實(shí)時(shí)性和精度的要求,采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)技術(shù),設(shè)計(jì)了
          • 關(guān)鍵字: Kalman  FPGA  濾波器  實(shí)現(xiàn)研究    

          利用FPGA處理TMS320C54x與SDRAM的接口問題

          • 摘要:介紹了如何利用FPGA設(shè)計(jì)TMS320C54x系列芯片與TMS62812ASDRAM之間的接口。這種接口方法適合于需要外擴(kuò)...
          • 關(guān)鍵字: FPGA  TMS320C54x  SDRM  

          基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

          • 摘要:在級(jí)數(shù)的基礎(chǔ)上,設(shè)計(jì)一種基于FPGA的多項(xiàng)式運(yùn)算器。利用該運(yùn)算器可以在數(shù)字系統(tǒng)設(shè)計(jì)中更好地處理和應(yīng)用各種函數(shù)。首先實(shí)現(xiàn)基于FPGA的多項(xiàng)式運(yùn)算器,利用這個(gè)基本單元,進(jìn)而實(shí)現(xiàn)了比較復(fù)雜的函數(shù)。經(jīng)過驗(yàn)證,該
          • 關(guān)鍵字: FPGA  運(yùn)算器    

          Achronix全新Speedster22i系列FPGA直接面向目標(biāo)應(yīng)用

          • Achronix 半導(dǎo)體公司今日宣布了其 Speedster22i HD和HP產(chǎn)品系列的細(xì)節(jié),它們是將采用英特爾22nm技術(shù)工藝制造的首批現(xiàn)場(chǎng)可編程門陣列(FPGA)產(chǎn)品。Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對(duì)應(yīng)用的高端FPGA,而且僅消耗28nm高端的FPGA一半的功率,成本也僅為它的一半。
          • 關(guān)鍵字: Achronix  FPGA  Speedster22i  

          使用時(shí)鐘周期約束的優(yōu)勢(shì)

          • 摘要:通過賽靈思ISE及工具行為方式深入了解TS_clk約束,在FPGA設(shè)計(jì)方案中獲得高效率時(shí)序收斂。
          • 關(guān)鍵字: 賽靈思  FPGA  201204  

          FPGA的學(xué)習(xí)及注意事項(xiàng)

          • 1 基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想。 在語(yǔ)言方面,建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言,VHDL語(yǔ)言
          • 關(guān)鍵字: FPGA  注意事項(xiàng)    

          基于FPGA和DDS的數(shù)控信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要 以FPGA為核心,根據(jù)DDS原理設(shè)計(jì)數(shù)控信號(hào)源,采用VHDL語(yǔ)言實(shí)現(xiàn)各功能模塊。該信號(hào)源可輸出正弦渡、方波和三角波,輸出信號(hào)的頻率以數(shù)控方式調(diào)節(jié),幅度連續(xù)可調(diào)。與傳統(tǒng)信號(hào)源相比,該信號(hào)源具有波形質(zhì)量好、精度
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  信號(hào)源  數(shù)控  FPGA  DDS  基于  

          華為公司確認(rèn)萊迪思為“核心合作伙伴”

          •   美國(guó)俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布電信網(wǎng)絡(luò)解決方案的全球領(lǐng)導(dǎo)者華為技術(shù)有限公司已確認(rèn)萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質(zhì)量、交貨、技術(shù)合作和服務(wù)是確認(rèn)萊迪思為核心合作伙伴的主要原因。特別是,華為已經(jīng)注意到萊迪思的設(shè)計(jì)支持和服務(wù)在供應(yīng)商之中是最好的。   在中國(guó)深圳舉行的華為2011年度核心合作伙伴會(huì)議上,確認(rèn)萊迪思為核心合作伙伴。在這個(gè)活動(dòng)中,華為公司授予獎(jiǎng)項(xiàng)的一些公司是從一千多個(gè)供應(yīng)商
          • 關(guān)鍵字: 萊迪思  FPGA  

          賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

          • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨,該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場(chǎng)優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA,是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對(duì)低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距,而且
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

          基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSPBuilder  FIR濾波器  FPGA  Simulink  

          基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

          • 基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì),摘要:以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片,給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器,設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路。基于對(duì)CAN總線控制器的功能分析,并應(yīng)用Veri
          • 關(guān)鍵字: 節(jié)點(diǎn)  設(shè)計(jì)  通信  總線  FPGA  CAN  基于  

          FLASH在MSP430F149嵌入式系統(tǒng)中的應(yīng)用

          • NAND Flash是采用NAND結(jié)構(gòu)技術(shù)的非易失存儲(chǔ)器,具有ROM存儲(chǔ)器的特點(diǎn),存儲(chǔ)在該芯片中的數(shù)據(jù)可在斷電情況下維持1 ...
          • 關(guān)鍵字: K9F1G08U0M  MSP430F149  FLASH  

          HDLC的FPGA實(shí)現(xiàn)方法

          •  1 引言  HDLC(High-level Data Link Control Procedures, 高級(jí)數(shù)據(jù)鏈路控制規(guī)程)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域,是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC(Application Specific Integr
          • 關(guān)鍵字: HDLC  FPGA  實(shí)現(xiàn)方法    

          FPGA平臺(tái)架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

          • 設(shè)計(jì)嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時(shí)優(yōu)化眾多設(shè)計(jì)因素。這些需要優(yōu)化的設(shè)計(jì)因素包括單位成本、NRE(不可回收工程)成本、功率、尺寸、性能、靈活性、原型制造時(shí)間、產(chǎn)品上市時(shí)間、產(chǎn)品在市場(chǎng)生存時(shí)間、可維護(hù)性、可
          • 關(guān)鍵字: FPGA  架構(gòu)  嵌入式系統(tǒng)    

          醫(yī)療電子平臺(tái)選擇:FPGA、ARM、DSP還是GPU?

          • 醫(yī)療電子平臺(tái)選擇:FPGA、ARM、DSP還是GPU?,“邁瑞對(duì)于處理器平臺(tái)的選擇有兩個(gè)看似矛盾的原則:lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性,我們知道無論是DSP、ARM、X86還是FPGA、GPU,每個(gè)平臺(tái)都有各自的優(yōu)點(diǎn)和缺陷,因此在設(shè)
          • 關(guān)鍵字: FPGA  ARM  DSP  GPU    
          共6846條 245/457 |‹ « 243 244 245 246 247 248 249 250 251 252 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();