<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC

          • 數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外,F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
          • 關(guān)鍵字: FPGA  CPLD  ADC  數(shù)字邏輯    

          基于Actel FPGA的VGA顯示控制方案

          •   目前無論是工控產(chǎn)品還是消費(fèi)產(chǎn)品,在需要用到大屏幕的場合最常使用的是基于VGA接口的顯示器。VGA接口的顯示器具有顯示分辨率大、顯示圖像細(xì)膩、彩色效果突出等特點(diǎn)。正是由于這些優(yōu)點(diǎn),VGA接口的控制器廣泛應(yīng)用于各種終端設(shè)備、醫(yī)療儀器、汽車電子、消費(fèi)電子等領(lǐng)域。   1.VGA簡介   VGA是視頻圖形陣列(Video Graphics Array)的簡稱,是IBM于1987年提出的一個使用模擬信號的圖形顯示標(biāo)準(zhǔn)。最初的VGA標(biāo)準(zhǔn)最大只能支持640*480分辨率的顯示器,而為了適應(yīng)大屏幕的應(yīng)用,視頻
          • 關(guān)鍵字: Actel  FPGA  VGA接口  201005  

          可編程和自營業(yè)務(wù)是提升利潤的竅門

          •   在芯片市場,很多廠商在追逐著摩爾定律,例如CPU、存儲器、FPGA等產(chǎn)品靠工藝的進(jìn)步來降低單位成本,靠大批量通用產(chǎn)品來獲利。除此之外,另一種可取的方法是做高附加價值產(chǎn)品。不久前,Cypress公司市場傳訊部高級總監(jiān)Joseph L. McCarthy向本刊介紹了該公司這幾年的戰(zhàn)略轉(zhuǎn)型:該公司正從做通用產(chǎn)品轉(zhuǎn)為可編程器件和自營產(chǎn)品上來(圖1),2009年可編程和自營產(chǎn)品比例已達(dá)到81%。這兩部分可使產(chǎn)品的單價上升,產(chǎn)生更高的利潤。   PSoC/觸控可編程戰(zhàn)略   為了實(shí)施可編程戰(zhàn)略,2003年
          • 關(guān)鍵字: Cypress  摩爾定律  CPU  存儲器  FPGA  201005  

          半導(dǎo)體訂單增長背后的隱患

          •   DSP 漲價、FPGA漲價、放大器漲價,沒有一個不漲價的半導(dǎo)體器件。而據(jù)筆者調(diào)查,目前,很多客戶由于持續(xù)延長的訂貨周期,不得不采取雙重訂貨方式,近期華爾街分析師指出,目前可編程邏輯商賽靈思正在面臨著這種風(fēng)險。   JP摩根的分析師ChristopherDanely在5月18日的一份報(bào)告中指出,部分Virtex-5的供貨周期由4至6周已延長至10周以上。   實(shí)際上不少華爾街的分析師近幾周來紛紛發(fā)表報(bào)告,稱擔(dān)心FPGA供應(yīng)商Xilinx及Altera的庫存情況,不過某些人士卻認(rèn)為不必為此擔(dān)心。賽靈思
          • 關(guān)鍵字: 半導(dǎo)體  FPGA  

          基于FPGA和VHDL的USB2.0控制器設(shè)計(jì)

          • 在視頻存儲和圖像寬帶領(lǐng)域中,經(jīng)常遇到實(shí)時高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月,由Intel、Microsoft、NEC、Comp...
          • 關(guān)鍵字: FPGA  USB2.0控制器  高速數(shù)據(jù)傳輸  

          一種基于FPGA的VGA圖象信號發(fā)生器設(shè)計(jì)

          • 1、引言VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號...
          • 關(guān)鍵字: FPGA  VGA  圖象信號發(fā)生器  

          用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

          •   引言   隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化,以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用,使得對于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對于無線數(shù)據(jù)服務(wù)和基站容量的爆炸性需求的主要推動力。將性能疊加到現(xiàn)有的無線寬帶設(shè)備,例如:HSPA+和EV-DO(即3G+),已經(jīng)解決了一部分?jǐn)?shù)據(jù)吞吐量的需要,但因?yàn)榉?wù)速度慢,無線服務(wù)供應(yīng)商仍飽受用戶指責(zé),尤其是在大城市中,用戶不滿的情況更加嚴(yán)重。   無線運(yùn)營商有向更高帶寬服務(wù)發(fā)展的計(jì)劃,如:LTE和LTE-A
          • 關(guān)鍵字: Lattice  FPGA  JESD204A  

          基于FPGA的語音信號LPC參數(shù)提取算法的實(shí)現(xiàn)

          •  摘 要: 介紹語音信號LPC分析中部分相關(guān)系數(shù)的舒爾遞推算法的FPGA實(shí)現(xiàn),給出了電路設(shè)計(jì)思想及具體電路結(jié)構(gòu),并對其工作過程進(jìn)行了詳細(xì)分析說明,為嵌入式系統(tǒng)設(shè)計(jì)提供了一種有效手段?! £P(guān)鍵詞: 部分相關(guān)系數(shù) 舒
          • 關(guān)鍵字: FPGA  LPC  語音信號  參數(shù)提取    

          一種實(shí)時操作系統(tǒng)RTOS的硬件加速設(shè)計(jì)

          基于FPGA的可編程PWM電路設(shè)計(jì)

          • 0 引言某系統(tǒng)中的H橋驅(qū)動電路需要采用2路脈沖寬度調(diào)制器(Pulse Width Modulation,PWM)信號來驅(qū)動一個電機(jī),以控制其正、反兩個方向的運(yùn)轉(zhuǎn),且兩路信號必須有一定的時間間隔來避免驅(qū)動電流過大而損害驅(qū)動元件。為使其
          • 關(guān)鍵字: 電路設(shè)計(jì)  PWM  可編程  FPGA  基于  

          FPGA技術(shù)在雷達(dá)信號模擬器中的應(yīng)用

          • 摘要:基于FPGA的各種雷達(dá)信號產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號...
          • 關(guān)鍵字: FPGA  雷達(dá)信號模擬器  QuartusⅡ  

          FPGA在彈上信息處理機(jī)中的應(yīng)用

          •   引言   信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā)、RS422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中,總線數(shù)據(jù)和其他RS422接口送來的數(shù)據(jù)同時進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步RS422口的幀同步脈沖為源,如果高速同步RS422口異常不影響總線數(shù)據(jù)和其它RS422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異?;蚩偩€數(shù)據(jù)異常時不影響其它RS422口數(shù)據(jù)的融合與輸
          • 關(guān)鍵字: 軍事電子  FPGA  

          以智能型混合信號FPGA開發(fā)真正符合需求的系統(tǒng)

          • 以智能型混合信號FPGA開發(fā)真正符合需求的系統(tǒng),要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡單,因?yàn)檫@樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果
          • 關(guān)鍵字: 符合  需求  系統(tǒng)  真正  開發(fā)  混合  信號  FPGA  智能型  

          NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

          •   全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP 數(shù)字影院投影儀產(chǎn)品, 均采用了賽靈思Virtex®-5 FPGA系列產(chǎn)品。   DLP 數(shù)字影院投影儀符合美國數(shù)字影院計(jì)劃 (DCI1) 標(biāo)準(zhǔn),擁有一系列優(yōu)異的高安全特性,能夠滿足各種不同輸入信號的要求。該系統(tǒng)能忠實(shí)再現(xiàn)輸入源,而且集成的德州儀器 (TI) 高分辨率 2K(2,048 × 1,080 點(diǎn))DL
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  DLP   

          每分鐘美化3600幅畫面的大師

          •   在人手一支照相手機(jī)、數(shù)碼相機(jī)或者DV的年代,每個人都可以都在隨時隨地捕捉和制作畫面。在HDTV日漸盛行的年代,我們希望自己看到的每一幅畫面都絢麗多姿。不過,并非每個人都是攝影大師,我們許多人弄出來的畫面并不那么漂亮。過去,攝影大師都要借助于暗房技術(shù)來制作出精美的照片。如今,高水平的攝影愛好者都懂得使用Photoshop這類軟件來美化照片?,F(xiàn)在的問題是,如果要對HDTV電視畫面進(jìn)行美化,有多少Photoshop大師也不夠用啊!   有一位大師,他不僅懂得怎樣讓一幅畫面變得更美,而且發(fā)明了一種可以植入芯
          • 關(guān)鍵字: DarbeeVision  FPGA  IP  GPU  
          共6827條 340/456 |‹ « 338 339 340 341 342 343 344 345 346 347 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();