<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          基于EP2SGX系列FPGA的PCI接口設(shè)計

          • 0 引 言
            在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中,傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊蟆6鳳CI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點成為大多數(shù)系統(tǒng)的主流總線。其中常用的
          • 關(guān)鍵字: EP2SGX  FPGA  PCI  接口設(shè)計    

          即時原型設(shè)計

          •   日前,Altium 宣布為其最新 NanoBoard 3000 FPGA 開發(fā)板添加即時部署選項。設(shè)計人員將無需創(chuàng)建定制的 PCB,便可使 FPGA 設(shè)計直接從概念創(chuàng)建過程進(jìn)入部署實施階段。   在不到?jīng)_泡并品嘗一杯咖啡的時間內(nèi),使用部署選項便可幫您完成工作,設(shè)計人員只需將 NanoBoard 3000 放入 Altium 自主設(shè)計的各種新型外殼中即可。   使用它們的模塊化結(jié)構(gòu),設(shè)計人員可以使用如下眾多方式快速部署放置于 NanoBoard 3000中的基于 FPGA 芯片的設(shè)計方案,例如放在桌
          • 關(guān)鍵字: Altium  NanoBoard  FPGA   

          便攜式產(chǎn)品具有低功耗意識的FPGA設(shè)計方法

          • ILGOO系列低功耗FPGA產(chǎn)品Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品,是在便攜式產(chǎn)品設(shè)計中替代ASIC...
          • 關(guān)鍵字: 便攜式產(chǎn)品  CPLD  低功耗  FPGA  ILGOO  

          基于CPCI總線的通用FPGA信號處理板的設(shè)計

          • 隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達(dá)技術(shù)的需求,系統(tǒng)對雷達(dá)信號處理的要求也越來越高,需要實時處理更加龐大的數(shù)據(jù)。先進(jìn)的雷達(dá)信號處理設(shè)備不僅要求性能高、功能多樣化,而且要求信號處理設(shè)備
          • 關(guān)鍵字: CPCI  FPGA  總線  信號處理板    

          Actel子公司為xTCA產(chǎn)品實現(xiàn)兼容性和互用性

          •   愛特公司 (Actel Corporation) 獨資的子公司Pigeon Point Systems宣布,延續(xù)其xTCA?板級及模塊管理控制器產(chǎn)品的兼容性和互用性舉措。在2009 ATCA Summit會議上,Pigeon Point Systems使用Polaris Networks公司的ATCA測試器,現(xiàn)場對基于Actel Fusion? 混合信號FPGA和Renesas H8S微控制器的最新Pigeon Point管理解決方案xTCA SlotFest進(jìn)行形式測試(form
          • 關(guān)鍵字: Actel  FPGA  管理組件  xTCA  

          基于FPGA二次群分接器的實現(xiàn)

          • 1.引言
            為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號復(fù)用成一路信號進(jìn)行傳輸。在多種復(fù)用方式中,時分復(fù)用是一種常用的方式。時分復(fù)用是多路信號按照時間間隔共享一路信道進(jìn)行傳輸。復(fù)接是
          • 關(guān)鍵字: 實現(xiàn)  FPGA  基于  FPGA  

          模塊化FPGA設(shè)計在某雷達(dá)接收機(jī)中的應(yīng)用

          • 0 引言
            目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計中,雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展,如何借助數(shù)字化的軟硬件優(yōu)勢設(shè)計出易實現(xiàn)、靈活,并滿足不同性能指標(biāo)和目的的數(shù)字接收
          • 關(guān)鍵字: FPGA  模塊化  雷達(dá)接收機(jī)  中的應(yīng)用    

          使用NI LabVIEW FPGA 與智能 DAQ的自動高電壓電擊

          • Author(s):
            David Hakey - Medtronic, Inc.
            Patrick J. Ryan - Medtronic, Inc.
            Johnny Maynes - Medtronic, Inc. Industry:
            Electronics, Biotechnology Products:
            NI-VISA, LabVIEW, FPGA Module, PXI-7811R
          • 關(guān)鍵字: LabVIEW  FPGA  DAQ  自動    

          基于FPGA的軟件無線電平臺設(shè)計 

          • 軟件無線電的出現(xiàn),是無線電通信從模擬到數(shù)字、從固定到移動后,由硬件到軟件的第三次變革。簡單地說,軟件無...
          • 關(guān)鍵字: FPGA  軟件無線電平臺  

          基于FPGA的QPSK及OQPSK信號調(diào)制解調(diào)電路

          • 0引言調(diào)制識別技術(shù)在軍事、民用領(lǐng)域都有十分廣泛的應(yīng)用價值,近年來一直受到人們的關(guān)注。隨著更多...
          • 關(guān)鍵字: FPGA  QPSK  OQPSK  調(diào)制  解調(diào)  

          以FPGA為橋梁的FIFO設(shè)計方案及其應(yīng)用

          • 引言在利用DSP實現(xiàn)視頻實時跟蹤時,需要進(jìn)行大量高速的圖像采集。而DSP本身自帶的FIFO并不足以支持...
          • 關(guān)鍵字: FPGA  FIFO  SDRAM  DSP  

          基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)

          • 引言 分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻(如3、5等)、小數(shù)倍(如2.5、3.5等)分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。
          • 關(guān)鍵字: CPLD  FPGA  多功能  分頻器    

          基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

          • 基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng), 引言  隨著通信與廣播電視業(yè)務(wù)的發(fā)展,無線電頻譜迅速、大量的被占用,頻道擁擠和相互間干擾日趨嚴(yán)重,為了能有效地利用無線電頻譜,減少相互間的干擾,信號監(jiān)測業(yè)務(wù)隨之成為必要。調(diào)幅廣播信號監(jiān)測系統(tǒng)是用于實
          • 關(guān)鍵字: 信號  監(jiān)測  系統(tǒng)  廣播  調(diào)幅  DSP  FPGA  基于  DSP  FPGA  

          Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

          •   Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道,每條通道速率為 5.0 GBaud,從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內(nèi)核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。   RapidIO 2.1 規(guī)范在許多應(yīng)用中均可實
          • 關(guān)鍵字: Altera  RapidIO  FPGA  Quartus  
          共6847條 362/457 |‹ « 360 361 362 363 364 365 366 367 368 369 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();