flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

基于FPGA的高速DMUX設(shè)計(jì)

介紹了基于Altera公司FPGA的高速DMUX(數(shù)據(jù)分路器)設(shè)計(jì)。通過與DMUX專用器件的比較，說明了這種實(shí)現(xiàn)方式的優(yōu)勢。
關(guān)鍵字： FPGA DMUX

基于FPGA的光電抗干擾電路設(shè)計(jì)

關(guān)鍵字： FPGA 光電抗干擾電路設(shè)計(jì)

ARM、DSP、FPGA的特點(diǎn)和區(qū)別

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。由于所有產(chǎn)品均采用一個(gè)通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與測試的時(shí)間，也降低了
關(guān)鍵字： ARM DSP FPGA 特點(diǎn) 區(qū)別

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理，充分利用PC的強(qiáng)大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強(qiáng)，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。　　工作原理　　本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理，外接SR
關(guān)鍵字： FPGA

基于FPGA的鍵盤掃描模塊的設(shè)計(jì)與實(shí)現(xiàn)

　　在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，需要單獨(dú)設(shè)計(jì)成專用的小鍵盤。現(xiàn)代EDA(電子設(shè)計(jì)自動(dòng)化)技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤掃描模塊。經(jīng)過實(shí)際操作檢驗(yàn),該模塊可以很好地對每一次按鍵動(dòng)作進(jìn)行掃描和響應(yīng)，實(shí)現(xiàn)預(yù)先設(shè)計(jì)的功能。　　1 概述　　1.1 通用鍵盤和專用鍵盤　　在現(xiàn)代個(gè)人計(jì)算機(jī)系統(tǒng)中，一般都采用通用的標(biāo)準(zhǔn)鍵盤(如：標(biāo)準(zhǔn)101/102鍵盤或Microsoft自然PS/2鍵盤)來實(shí)現(xiàn)人與計(jì)
關(guān)鍵字： FPGA

2008年2月18日，邁瑞公司授予Altera“優(yōu)秀供應(yīng)商獎(jiǎng)”

　　Altera公司今天宣布，深圳邁瑞生物醫(yī)療電子股份有限公司授予Altera 2007年度“優(yōu)秀供應(yīng)商獎(jiǎng)”，這是雙方長期互惠合作的結(jié)果。邁瑞公司位于中國深圳，是醫(yī)療設(shè)備開發(fā)、生產(chǎn)和營銷的龍頭公司。Altera是2007年邁瑞供應(yīng)商大會(huì)上唯一獲得該獎(jiǎng)項(xiàng)的FPGA供應(yīng)商。　　在年度供應(yīng)商大會(huì)上，邁瑞公司表達(dá)了對最有價(jià)值合作伙伴的感謝，這些合作伙伴不斷開拓創(chuàng)新，提高了公司的效能。Altera提供的功能、價(jià)值和技術(shù)支持契合邁瑞公司的需求，得到了邁瑞的認(rèn)可。　　邁瑞公司采購部
關(guān)鍵字： Altera FPGA

PLD/FPGA新手入門

PLD是可編程邏輯器件（Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array)的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74
關(guān)鍵字： PLD FPGA 入門

ADS8344和FPGA的高精度數(shù)據(jù)采集前端

　　數(shù)據(jù)采集在工業(yè)測試系統(tǒng)中是一個(gè)很重要的環(huán)節(jié)，其精確性和可靠性是至關(guān)重要的。本文闡述的數(shù)據(jù)采集系統(tǒng)精度高達(dá)16位，能夠?qū)?個(gè)外部模擬通道進(jìn)行A/D采樣，最大模擬輸入信號范圍達(dá)到-15～+15V。該系統(tǒng)具有限幅保護(hù)功能，程序編寫簡便，能夠?qū)崿F(xiàn)對遠(yuǎn)端數(shù)據(jù)的采集和傳輸。　　1 系統(tǒng)硬件設(shè)計(jì) 　　數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。　　 ? 　　圖中，A/D轉(zhuǎn)換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動(dòng)、停止和查詢ADC狀態(tài)等，同時(shí)對數(shù)據(jù)進(jìn)行高速數(shù)據(jù)緩
關(guān)鍵字： ADS8344 FPGA 數(shù)據(jù)采集

TMS320C64x的16-bit Flash加載的可行性分析與實(shí)現(xiàn)

　　l 引言　　在仿真環(huán)境下調(diào)試DSP板程序之后，還有一項(xiàng)重要的工作要做：怎樣實(shí)現(xiàn)程序代碼的脫機(jī)加載。TMS320C6000系列DSP提供了3種引導(dǎo)方式：不加載、HPI加載以及Flash (ROM)加載。實(shí)際應(yīng)用中，多采用外接Flash來加載程序代碼。此種方法簡單、靈活、成本低，因而受到廣大工程技術(shù)人員的青睞。由于開發(fā)的DSP系統(tǒng)應(yīng)用板最終要脫離仿真器獨(dú)立運(yùn)行，而TMS320C64x系列DSP本身不帶這樣的存儲體，掉電后程序及數(shù)據(jù)就會(huì)丟失。這就需要1個(gè)能在斷電后保存程序及初始化數(shù)據(jù)的存儲體。Flash
關(guān)鍵字： TMS320C64x Flash

基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

　　引言　　目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實(shí)時(shí)無損耗監(jiān)測的方法和手段，并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗(yàn)中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗(yàn)提供一種在線的無損耗實(shí)時(shí)檢測系統(tǒng)，以便對電火工品的發(fā)火全過程進(jìn)行監(jiān)測;第三，為電火工品的發(fā)火可靠性認(rèn)證和評
關(guān)鍵字： FPGA DSP A/D

使用VHDL語言設(shè)計(jì)FPGA的幾個(gè)常見問題的探討

?????? 詳細(xì)討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場可編程門陣列(FP-GA)時(shí)常見的三個(gè)問題：等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
關(guān)鍵字： VHDL FPGA 問題

基于FPGA的鎖相環(huán)位同步提取電路設(shè)計(jì)

　　概述　　同步是通信系統(tǒng)中一個(gè)重要的問題。在數(shù)字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個(gè)環(huán)節(jié)。因?yàn)橹挥写_定了每一個(gè)碼元的起始時(shí)刻，才能對數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。　　一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成，具有功耗大，可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計(jì)速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。　　數(shù)
關(guān)鍵字： FPGA 鎖相環(huán) 分頻器

PLD公司三極化形成

可編程邏輯器件（PLD）在與ASIC之激戰(zhàn)中已經(jīng)告捷：每年開始PLD設(shè)計(jì)的項(xiàng)目數(shù)目遠(yuǎn)遠(yuǎn)高于ASIC項(xiàng)目開工數(shù)。同時(shí)，PLD廠家之間也發(fā)生微妙的變化，由崛起時(shí)的爭強(qiáng)好斗和互不相讓，漸漸找到了各自的落腳點(diǎn)。目前看來，Xilinx的產(chǎn)品穩(wěn)居65nm FPGA市場，Altera最大的量產(chǎn)在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領(lǐng)域站穩(wěn)了腳跟。昔日的兩個(gè)龐然大物——Xilinx和Altera之間拉開了距離，同時(shí)小型FPGA廠商如Actel躍躍欲試，漸漸跳
關(guān)鍵字： PLD FPGA ASIC

Xilinx屢獲殊榮的65nm Virtex-5系列新增三款器件

　　賽靈思公司宣布為其屢獲殊榮的65nm Virtex?-5 LX 和 LXT FPGA平臺增加三款新型小尺寸封裝器件，以滿足新興市場對可編程邏輯器件成本和密度的要求。其中邏輯優(yōu)化的LX平臺增加了Virtex-5 LX155器件，Virtex-5 LXT平臺則增加了LX20T以及LX155T器件，外加帶有低功率收發(fā)器的小尺寸 19mm FF323封裝。這些新增器件將支持工業(yè)網(wǎng)絡(luò)、醫(yī)療影像、馬達(dá)控制、國防和高性能計(jì)算應(yīng)用等領(lǐng)域實(shí)現(xiàn)更高水平的成本優(yōu)化。　　“由于Virtex-5系
關(guān)鍵字：賽靈思 FPGA 可編程邏輯器件

Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口

　　Altera公司宣布，帶有嵌入式收發(fā)器的Stratix? II GX FPGA支持SERDES成幀器接口Level 5 (SFI-5)標(biāo)準(zhǔn)，為高性能光通信應(yīng)用提供40至50-Gbps接口。SFI-5規(guī)范是芯片至芯片標(biāo)準(zhǔn)，保證了前向糾錯(cuò)(FEC)技術(shù)、成幀器以及業(yè)界最佳光轉(zhuǎn)發(fā)器之間的通用性。硬件測試驗(yàn)證了Stratix II GX FPGA符合SFI-5標(biāo)準(zhǔn)，其20個(gè)高速串行收發(fā)器通道的數(shù)據(jù)速率在600 Mbps至6.375 Gbps之間，很容易滿足SFI-5接口要求。　　SFI-5光互聯(lián)論
關(guān)鍵字： Altera FPGA 芯片