flash fpga 文章進入flash fpga技術(shù)社區(qū)

SDRAM通用控制器的FPGA模塊化設(shè)計

摘要：介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關(guān)鍵詞： SDRAM控制器；FPGA；VHDL；狀態(tài)機；仲裁機制引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴格的時序，成為開發(fā)過
關(guān)鍵字：消費電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設(shè)計天地工業(yè)控制

基于FPGA的NAND FLASH控制器

1 引言在便攜式電子產(chǎn)品如U盤、MP3播放器、數(shù)碼相機中，常常需要大容量、高密度的存儲器，而在各種存儲器中，NAND FLASH以價格低、密度高、效率高等優(yōu)勢成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜，對時序要求也十分嚴格，而且最重要的是NAND FLASH中允許存在一定的壞塊(壞塊在使用過程中還可能增加)，這就給判斷壞塊、給壞塊做標記和擦除等操作帶來很大的難度，于是就要求有一個控制器，使系統(tǒng)用戶能夠方便地使用NAND FLASH,為此提出了一種基于FPGA的NAND FLASH控制器的設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA NAND FLASH 嵌入式

用單片機實現(xiàn)SRAM工藝FPGA的加密應(yīng)用

　　摘要：首先對采用SRAM工藝的FPGA的保密性和加密方法進行原理分析，然后提出一種實用的采用單片機產(chǎn)生長偽隨機碼實現(xiàn)加密的方法，并詳細介紹具體的電路和程序。關(guān)鍵詞：靜態(tài)隨機存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密　　在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆
關(guān)鍵字：靜態(tài)隨機存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密 MCU和嵌入式微處理器

一種新型單片機MSC1210及其應(yīng)用

　　摘要：主要介紹內(nèi)核兼容8051的MSC1210單片機結(jié)構(gòu)特點，其高性能ADC、片內(nèi)存儲器以及Flash編程應(yīng)用等功能。關(guān)鍵詞：MSC1210 ADC PGA Flash 實際應(yīng)用系統(tǒng)往往需要進行高精度的測量，同時還必須進行實時快速控制，提高其開發(fā)效率。為此人們常采用高精度A/D芯片加帶ISP開發(fā)功能的單片機系統(tǒng)來實現(xiàn)。德州儀器（TI）的MSC1210單片機解決了上述問題。它集成了一個增強型8051內(nèi)核、高達33 MHz
關(guān)鍵字： MSC1210 ADC PGA Flash MCU和嵌入式微處理器

基于CPLD／FPGA的出租車計費器系統(tǒng)的設(shè)計實現(xiàn)

1 引言　　隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對CPLD／FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計費器系統(tǒng)。　　2 系統(tǒng)總體結(jié)構(gòu) 　　基于CPLD的出租車計費器的組成如圖1所示。各部分主要功能包括：信號輸入模塊對車輪傳感器傳送的脈沖信號進行計數(shù)(
關(guān)鍵字：嵌入式系統(tǒng) 單片機 CPLD FPGA 計費器嵌入式

基于MCU和FPGA靈活設(shè)計車載信息娛樂系統(tǒng)

應(yīng)用MCU+FPGA的設(shè)計，軟件和外設(shè)硬件都可以在FPGA中變化，整個系統(tǒng)相當于一個很容易進行升級的軟件，改變硬件就像改變軟件一樣簡單。
關(guān)鍵字：信息娛樂系統(tǒng) 車載設(shè)計 MCU FPGA 靈活基于

基于FPGA的發(fā)電機組頻率測量計的實現(xiàn)

利用Verilog HDL 硬件描述語言自頂向下的設(shè)計方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實現(xiàn)了發(fā)電機組頻率測量計的設(shè)
關(guān)鍵字： FPGA 發(fā)電機組測量計頻率

基于FPGA的IDE硬盤接口卡的實現(xiàn)

引言　　本文采用FPGA實現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機主板上的IDE接口相連。系統(tǒng)采用FPGA實現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點介紹用FPGA實現(xiàn)接口協(xié)議的方法。　　1 IDE接口協(xié)議簡介　　1.1 IDE接口引腳定義　　IDE（Integrated Drive Electronics）即“電子集成驅(qū)動器”，又稱為A
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA IDE硬盤 ATA-6 嵌入式

Actel FPGA 協(xié)助LYYN AB的技術(shù)平臺提高清晰度

Actel 公司宣布專業(yè)從事視頻增強技術(shù)的瑞典LYYN AB公司已經(jīng)利用Actel的ProASIC3系列現(xiàn)場可編程門陣列 (FPGA) 器件開發(fā)出軟件和硬件視頻處理平臺，此舉進一步顯示了低功耗單芯片F(xiàn)PGA技術(shù)所具備的先進創(chuàng)新性。這個解決方案提高了視頻錄像的清晰度，可在雪、霧、水底淤泥和黑暗環(huán)境中提供更好的可見度。LYYN的產(chǎn)品主要用于遙控操作車輛 (ROV) 和飛機 (UAV) 以及便攜式設(shè)備如水底攝像機和先進的監(jiān)視系統(tǒng)等。
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Actel FPGA LYYN 嵌入式

義隆電子上市高速八位 Flash MCU產(chǎn)品

因應(yīng)市場的需求，義隆電子近期推出八位Flash MCU的產(chǎn)品—編號 EM77F900 。這顆IC是一款速度高達40MIPS的八位單片機，在高速控制的應(yīng)用領(lǐng)域可以讓您使用時得心應(yīng)手，同時，可以廣泛的應(yīng)用于二維條形碼閱讀(2D Bar code reader)、游戲鼠標(Gaming mouse)、高速傳輸器(Dongle)、指紋辨識、移動檢測(Motion detect)、USB audio、無線傳輸?shù)阮I(lǐng)域。義隆電子
關(guān)鍵字：嵌入式系統(tǒng) 單片機義隆電子 Flash MCU 嵌入式

艾科瑞德推出最新的基于DSP+FPGA軟件無線電應(yīng)用解決方案

　　北京艾科瑞德科技有限公司日前宣布推出面向軟件無線電（Software Defined Radio,SDR）應(yīng)用的解決方案—FFT-SDR-V4。由于采用了美國德州儀器公司（Texas Instruments，簡稱“TI”）最高運算能力的DSP（TMS320C6416, 1G）和Xinlinx高容量的FPGA (2000萬門)，解決了軟件無線電發(fā)展中的瓶頸技術(shù)—信號處理的運算能力問題?！　∷^軟件無線電，就是采用數(shù)字信號處理技術(shù)，在可編程控制的通用硬件平臺上，利用軟件來定義實現(xiàn)無線電臺的各部分功能：包括
關(guān)鍵字：艾科瑞德 DSP FPGA 無線電嵌入式消費電子

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點；較高的頻率分辨率；可以實現(xiàn)快速的頻率切換；在頻率改變時能夠保持相位的連續(xù)；很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號波形、功能和控制方式固定，常不能滿足具體需要[2]。可編程邏輯器件具有器件規(guī)模大、工作速度快及可編程的硬件特點，并且開發(fā)周期短，易于升級，因為非常適合用于實現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 DSP Builder DDS FPGA 嵌入式

基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)

引言　　低密度奇偶校驗（Low Density Parity Check Code，LDPC）碼是一類具有稀疏校驗矩陣的線性分組碼，不僅有逼近Shannon限的良好性能，而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活，是近年信道編碼領(lǐng)域的研究熱點，目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。LDPC碼已成為第四代通信系統(tǒng)(4G)強有力的競爭者，而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標準DVB-S2采納。　　編碼器實現(xiàn)指標分析　　作為前向糾錯系統(tǒng)的重要部分，設(shè)計高速率低復(fù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 LDPC FPGA 奇偶校驗嵌入式

基于雙Nios II的紅外圖像實時Otsu局部遞歸分割算法設(shè)計

摘要：針對傳統(tǒng)Otsu局部遞歸分割方法很難實時實現(xiàn)的局限性，提出了一種適合現(xiàn)場可編程門陣列(FPGA)中Nios II軟核處理器實現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標區(qū)域作為新的圖像再進行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實現(xiàn)的硬件加速邏輯協(xié)同設(shè)計保證算法的實時實現(xiàn)。實驗結(jié)果表明，在不同的背景下，利用本文設(shè)計能夠?qū)崟r穩(wěn)定地對目標分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA Nios II 0tsu分割局部遞歸嵌入式

基于CNN的紅外圖像預(yù)處理系統(tǒng)的研究與設(shè)計

摘要：本文設(shè)計了一個以FPGA為核心處理器實現(xiàn)紅外視頻圖像數(shù)字預(yù)處理的系統(tǒng)，利用Altera公司提供的DE2開發(fā)板，把系統(tǒng)大部分的功能模塊集成在一片F(xiàn)PGA 上，大大優(yōu)化了整個系統(tǒng)的性能。該方案采用Altera公司推出的低成本、高密度的Cyclone Ⅱ系列FPGA，提高了系統(tǒng)的設(shè)計靈活性。細胞神經(jīng)網(wǎng)絡(luò)IP核的開發(fā)，充分利用了細胞神經(jīng)網(wǎng)絡(luò)在圖像處理方面的優(yōu)勢，提高了整個系統(tǒng)的處理效率。實現(xiàn)了細胞神經(jīng)網(wǎng)絡(luò)的一種高效數(shù)字實現(xiàn)方案,并且采用分布式算法可以提供更高的運行速度。關(guān)鍵詞　邊緣檢測；細胞神經(jīng)網(wǎng)絡(luò)；FP
關(guān)鍵字：消費電子邊緣檢測細胞神經(jīng)網(wǎng)絡(luò) FPGA 嵌入式消費電子