<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)

          • 介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。
          • 關(guān)鍵字: FPGA  高頻時(shí)鐘  分頻  分配    

          基于FPGA的新型諧波分析儀設(shè)計(jì)

          • 給出一種基于FPGA的新型諧波分析儀的設(shè)計(jì)方案。
          • 關(guān)鍵字: FPGA  諧波分析儀    

          數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)

          • 常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼,安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
          • 關(guān)鍵字: FPGA  SHA  數(shù)字簽名算法  高速實(shí)現(xiàn)    

          FPGA芯片APA150及其應(yīng)用

          • 文章介紹了APA150的主要特點(diǎn)、內(nèi)部結(jié)構(gòu)、主要性能參數(shù),給出了APA150在通信系統(tǒng)設(shè)計(jì)中的應(yīng)用實(shí)例。
          • 關(guān)鍵字: FPGA  APA  150  芯片    

          基于FPGA的快速傅立葉變換

          • 在對FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上,描述了用FPGA實(shí)現(xiàn)FFT的方法,并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
          • 關(guān)鍵字: FPGA  傅立葉變換    

          異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

          • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu),然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問題及其解決辦法;在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
          • 關(guān)鍵字: FIFO  FPGA    

          3-DES算法的FPGA高速實(shí)現(xiàn)

          • 介紹3-DES算法的概要;以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例,闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
          • 關(guān)鍵字: FPGA  DES  算法  高速實(shí)現(xiàn)    

          基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)

          • 簡要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例,介紹了在MAX+plus II開發(fā)軟件下,利用VHDL硬件描述語言以及原理圖的輸入方式來設(shè)計(jì)數(shù)字邏輯電路的過程和方法。
          • 關(guān)鍵字: CPLD  FPGA  整數(shù)  分頻器    

          基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計(jì)

          • 本文介紹一種基于總線型LVDS的通信系統(tǒng)方案,以及利用FPGA芯片實(shí)現(xiàn)系統(tǒng)核心模塊的設(shè)計(jì)方法。
          • 關(guān)鍵字: FPGA  LVDS  總線  通信    

          基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)

          • 提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案,分析整個(gè)系統(tǒng)的結(jié)構(gòu),并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。
          • 關(guān)鍵字: FPGA  多路  模擬量  數(shù)字量采集    

          固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)

          • 固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)。
          • 關(guān)鍵字: FPGA  FFT  幾何  算法    

          基于FPGA的高速高精度頻率測量的研究

          • 本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個(gè)測試頻段內(nèi)能夠保持高精度不變。
          • 關(guān)鍵字: FPGA  高精度  頻率  量的研究    

          PSD813F2在FPGA配置中的應(yīng)用

          • 可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后,簡化了單片機(jī)外圍電路的設(shè)計(jì),增加了系統(tǒng)的可靠性;利用PSD與單片機(jī)組成的系統(tǒng),通過計(jì)算機(jī)串口對FPGA進(jìn)行實(shí)時(shí)在線編程、仿真和配置。
          • 關(guān)鍵字: 813F  FPGA  PSD  813    

          用PowerPC860實(shí)現(xiàn)FPGA配置

          • 介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。
          • 關(guān)鍵字: PowerPC  FPGA  860    

          基于虛擬扇區(qū)的Flash存儲管理技術(shù)

          共6832條 452/456 |‹ « 447 448 449 450 451 452 453 454 455 456 »

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();