<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專(zhuān)刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車(chē)載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> flash fpga

flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

一種改進(jìn)Turbo碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時(shí)的方法，通過(guò)并行計(jì)算前向狀態(tài)度量和后向狀態(tài)度量，將半次迭代譯碼延時(shí)縮短一半，而譯碼性能沒(méi)有損失，同時(shí)也減小了硬件實(shí)現(xiàn)中的時(shí)序控制復(fù)雜度。
關(guān)鍵字： Turbo碼迭代譯碼 FPGA

基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)

給出了以FPGA為核心、針對(duì)自由立體顯示器的立體視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。詳細(xì)介紹了系統(tǒng)的硬件構(gòu)成和FPGA邏輯設(shè)計(jì)，包括DVI控制、視頻格式轉(zhuǎn)換以及數(shù)據(jù)緩沖系統(tǒng)等。
關(guān)鍵字：視頻格式轉(zhuǎn)換數(shù)據(jù)緩沖系統(tǒng) FPGA

用FPGA實(shí)現(xiàn)優(yōu)化的指紋識(shí)別預(yù)處理算法

在選取較優(yōu)化的指紋識(shí)別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實(shí)現(xiàn)方向上都有很大區(qū)別，所以本次設(shè)計(jì)從新的方向來(lái)完成傳統(tǒng)的指紋處理的設(shè)計(jì)。
關(guān)鍵字：指紋識(shí)別預(yù)處理 FPGA

基于FPGA的FIR濾波器的實(shí)現(xiàn)

提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列器件FPGA并利用窗函數(shù)法實(shí)現(xiàn)線性FIR數(shù)字濾波器硬件電路的方案，并以一個(gè)十六階低通FIR數(shù)字濾波器電路的實(shí)現(xiàn)為例說(shuō)明了利用Xilinx公司XC4000系列芯片的設(shè)計(jì)過(guò)程。設(shè)計(jì)的電路通過(guò)軟件程序進(jìn)行了驗(yàn)證和硬件仿真，結(jié)果表明電路工作正確可靠，能滿(mǎn)足設(shè)計(jì)要求。
關(guān)鍵字： FIR濾波器窗函數(shù) FPGA

IIR數(shù)字濾波器的FPGA仿真與實(shí)現(xiàn)

采用自頂向下的模塊化設(shè)計(jì)思想，介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)IIR數(shù)字濾波器的設(shè)計(jì)方案。設(shè)計(jì)IIR數(shù)字濾波器的二階節(jié)，將二階節(jié)IIR數(shù)字濾波器級(jí)聯(lián)實(shí)現(xiàn)高階IIR數(shù)字濾波器，從而實(shí)現(xiàn)通過(guò)修改外圍參數(shù)來(lái)改變?yōu)V波器的頻率響應(yīng),根據(jù)不同的要求在不同規(guī)模的FPGA上加以實(shí)現(xiàn)。
關(guān)鍵字： IIR數(shù)字濾波器級(jí)聯(lián)結(jié)構(gòu) FPGA

FPGA設(shè)計(jì)的常見(jiàn)問(wèn)題

只要輸入信號(hào)同時(shí)變化，（經(jīng)過(guò)內(nèi)部走線）組合邏輯必將產(chǎn)生毛刺。將它們的輸出直接連接到時(shí)鐘輸入端、清零或置位端口的設(shè)計(jì)方法是錯(cuò)誤的，這可能會(huì)導(dǎo)致嚴(yán)重的后果。所以我們必須檢查設(shè)計(jì)中所有時(shí)鐘、清零和置位等對(duì)毛刺敏感的輸入端口，確保輸入不會(huì)含有任何毛刺。
關(guān)鍵字：毛刺置位信號(hào) FPGA

基于FPGA的電子密碼鎖的研制

介紹在QUATUSII環(huán)境下，采用FPGA可編程邏輯器件開(kāi)發(fā)的電子密碼鎖，并利用狀態(tài)機(jī)（FSM）實(shí)現(xiàn)鍵盤(pán)消抖及系統(tǒng)主控模塊的行為控制，從實(shí)際工程設(shè)計(jì)角度闡述了系統(tǒng)所有模塊及其工作原理、軟件設(shè)計(jì)方法，提出了系統(tǒng)設(shè)計(jì)注意要點(diǎn)。
關(guān)鍵字： QUATUSII 密碼鎖 FPGA 狀態(tài)機(jī)

MP3的FPGA設(shè)計(jì)

FPGA能滿(mǎn)足MP3整個(gè)系統(tǒng)的價(jià)格、功耗和性能要求,它們靈活的結(jié)構(gòu)使系統(tǒng)設(shè)計(jì)人員能在每種MP3播放機(jī)中最佳地實(shí)現(xiàn)各種功能。
關(guān)鍵字： MP3 邏輯模塊 FPGA

基于FPGA和單片機(jī)的掃頻儀研究與設(shè)計(jì)

在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中，掃頻儀大大簡(jiǎn)化了測(cè)量操作，提高了工作效率，達(dá)到了測(cè)量過(guò)程快速、直觀、準(zhǔn)確、方便的目的，在生產(chǎn)、科研、教學(xué)上得到廣泛運(yùn)用。
關(guān)鍵字：頻率特性掃頻儀 FPGA

帶硬件地址識(shí)別的UART IP的設(shè)計(jì)和實(shí)現(xiàn)

在通信和控制系統(tǒng)中，常使用異步串行通信控制器（UART）實(shí)現(xiàn)系統(tǒng)輔助信息的傳輸。為實(shí)現(xiàn)多點(diǎn)通信，通常用軟件識(shí)別發(fā)往本站點(diǎn)或其它站點(diǎn)的數(shù)據(jù)，這會(huì)加大CPU的開(kāi)銷(xiāo)。介紹了一種基于FPGA的UART IP，由硬件實(shí)現(xiàn)多點(diǎn)通信時(shí)的數(shù)據(jù)過(guò)濾功能，降低了CPU的負(fù)擔(dān)，提高了系統(tǒng)性能。
關(guān)鍵字： UART IP FPGA

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器，對(duì)原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。
關(guān)鍵字：變長(zhǎng)編碼非零系數(shù)級(jí)編碼 FPGA

FPGA/CPLD狀態(tài)機(jī)穩(wěn)定性研究

在FPGA/CPLD設(shè)計(jì)中,狀態(tài)機(jī)是最典型、應(yīng)用最廣泛的時(shí)序電路模塊,如何設(shè)計(jì)一個(gè)穩(wěn)定可靠的狀態(tài)機(jī)是我們必須面對(duì)的問(wèn)題.
關(guān)鍵字：時(shí)序電路狀態(tài)機(jī) FPGA

數(shù)字變頻的FPGA實(shí)現(xiàn)

本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過(guò)一個(gè)具體的實(shí)例，給出了FPGA實(shí)現(xiàn)的具體過(guò)程。
關(guān)鍵字：數(shù)字變頻 VHDL FPGA

時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn)

時(shí)延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題，提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時(shí)延估計(jì)，并通過(guò)互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性，運(yùn)用VHDL語(yǔ)言編程，實(shí)現(xiàn)了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
關(guān)鍵字：時(shí)延估計(jì) 估計(jì)精度 FPGA 內(nèi)插

利用FPGA夾層卡實(shí)現(xiàn)I/O設(shè)計(jì)靈活性

面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口.
關(guān)鍵字： IO標(biāo)準(zhǔn) 可配置 FPGA

共6827條 87/456 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

flash fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。創(chuàng)建詞條

flash fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

flash fpga相關(guān)帖子

樣品階段如何驗(yàn)證CS創(chuàng)世SDNAND是否滿(mǎn)足要求
NUC980設(shè)備樹(shù)DTB文件如何通過(guò)NUWrite燒錄到SPI-Flash中，燒錄的地址是多少？
使用n79e85j燒寫(xiě)demo程序時(shí)，flash燒寫(xiě)不了是怎么回事？
為什么TC234LPFLASH初始化狀態(tài)無(wú)法讀?。?/a>

K210使用創(chuàng)世NANDflash完成火災(zāi)檢測(cè)
汽車(chē)ECU軟件FBL（FlashBootloader）開(kāi)發(fā)簡(jiǎn)介
如何使用ESP32C3驅(qū)動(dòng)SPINANDflash
RDMA IP 設(shè)計(jì)簡(jiǎn)介

flash fpga資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
汽車(chē)ECU軟件FBL（Flash Bootloader）開(kāi)發(fā)簡(jiǎn)介
萊迪思CrossLink-NX：用于嵌入式視覺(jué)處理的FPGA

flash fpga專(zhuān)欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();