fpga 文章 進(jìn)入fpga 技術(shù)社區(qū)
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實(shí)現(xiàn)

- 基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實(shí)現(xiàn),近些年,針對智能管理的研究越來越廣泛,采用的技術(shù)也越來越多,如基于單片機(jī)開發(fā)的智能監(jiān)控平臺[1]、在Linux內(nèi)核下的智能儀器開發(fā)[2]、對智能管理的某一個方面進(jìn)行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展,傳統(tǒng)嵌
- 關(guān)鍵字: 設(shè)計 實(shí)現(xiàn) 管理系統(tǒng) 智能 FPGA 嵌入式 基于
Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點(diǎn)DSP設(shè)計
- Altera公司30日宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號處理(DSP)設(shè)計。獨(dú)立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開發(fā)套件上簡單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計流程,同時驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。 Altera的浮點(diǎn)DSP設(shè)計流程經(jīng)過規(guī)劃,能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改,其工作環(huán)境包括來自MathWorks
- 關(guān)鍵字: Altera FPGA DSP
基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn)

- 基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn),Turbo碼雖然具有優(yōu)異的譯碼性能,但是由于其譯碼復(fù)雜度高,譯碼延時大等問題,嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此,如何設(shè)計一個簡單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Tur
- 關(guān)鍵字: 實(shí)現(xiàn) Turbo FPGA 基于
FPGA平臺上的遠(yuǎn)程靜態(tài)應(yīng)變測量系統(tǒng)設(shè)計

- 摘要:設(shè)計了一種基于FPGA和ARM架構(gòu)的多通道遠(yuǎn)程靜態(tài)應(yīng)變測量系統(tǒng)。采用FPGA控制多通道模數(shù)轉(zhuǎn)換模塊實(shí)現(xiàn)多路應(yīng)變信號的采集和數(shù)據(jù)處理,利用ARM和網(wǎng)絡(luò)模塊實(shí)現(xiàn)FPGA的控制及其與遠(yuǎn)程終端之間的以太網(wǎng)通信。系統(tǒng)可通過遠(yuǎn)程終端控制現(xiàn)場測量節(jié)點(diǎn)的參數(shù)設(shè)置和32路應(yīng)變信號的采集、處理和存儲。
- 關(guān)鍵字: FPGA 測量系統(tǒng) 以太網(wǎng) 201210
Altera在28-nm FPGA上測試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號處理設(shè)計
- Altera公司 (NASDAQ: ALTR)日前宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號處理(DSP)設(shè)計。獨(dú)立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開發(fā)套件上簡單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計流程,同時驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。
- 關(guān)鍵字: Altera FPGA DSP
fpga 介紹
FPGA是英文Field-Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念,內(nèi)部包括可 [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
