fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

軟件數(shù)字收音機(jī)系統(tǒng)，包括原理圖、電路圖及源代碼

本作品FPGA和430為核心部件，通過(guò)控制本振頻率，從而選定不同的電臺(tái)信號(hào)，經(jīng)過(guò)混頻產(chǎn)生10.7M頻率信號(hào)，再經(jīng)過(guò)FPGA解調(diào)，功放放大還原成聲音。在設(shè)計(jì)中，我們盡量采用低功耗器件，力求硬件電路的經(jīng)濟(jì)性和精簡(jiǎn)性，充分發(fā)揮軟件控制靈活方便的特點(diǎn)，來(lái)滿(mǎn)足設(shè)計(jì)要求。
關(guān)鍵字： SDR 430單片機(jī) FPGA VCO 鎖相環(huán)

經(jīng)典方案分享，光伏并網(wǎng)發(fā)電裝置的系統(tǒng)實(shí)現(xiàn)

系統(tǒng)以FPGA為控制核心，由MOSFET管全橋逆變電路以及其IR2110對(duì)其驅(qū)動(dòng)、SPWM（正弦脈寬調(diào)制）波的生成、電壓電流的檢測(cè)、相位頻率跟蹤等模塊組成。其中SPWM波由在FPGA內(nèi)部由軟件產(chǎn)生的三角波的正弦波經(jīng)數(shù)字比較器比較產(chǎn)生。通過(guò)改變正弦波的幅值來(lái)調(diào)節(jié)調(diào)制比，調(diào)節(jié)SPWM波的占空比，從而調(diào)節(jié)電壓來(lái)達(dá)到功率最大。采用MPPT算法對(duì)系
關(guān)鍵字：光伏并網(wǎng)發(fā)電單相全橋逆變電路 FPGA IR2110 最大功率跟蹤

最經(jīng)典的功率因數(shù)控制器設(shè)計(jì)方案，完整硬件框圖

項(xiàng)目主要的控制算法部分用硬件描述語(yǔ)言實(shí)現(xiàn)，并做成控制模塊添加到FPGA系統(tǒng)中。在軟件設(shè)計(jì)部分，采用μC/OS-II進(jìn)行多任務(wù)調(diào)度來(lái)實(shí)現(xiàn)PC機(jī)的人機(jī)界面控制、本地調(diào)試和遠(yuǎn)程控制接口的通訊等。
關(guān)鍵字：功率因數(shù)控制器 PWM FPGA 功率因數(shù)

7種LED點(diǎn)陣顯示屏及其控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

LED點(diǎn)陣顯示屏是集微電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理技術(shù)于一體的大型顯示屏系統(tǒng)。它以其色彩鮮艷，動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作穩(wěn)定可靠等優(yōu)點(diǎn)而成為眾多顯示媒體以及戶(hù)外作業(yè)顯示的理想選擇。目前，已經(jīng)被廣泛應(yīng)用到軍事、車(chē)站、賓館、體育、新聞、金融、證券、廣告以及交通運(yùn)輸?shù)仍S多行業(yè)。
關(guān)鍵字： LED點(diǎn)陣控制系統(tǒng) 發(fā)光管 FPGA CPLD

基于FPGA的RFID讀卡器的完整設(shè)計(jì)

RFID(無(wú)線射頻識(shí)別)技術(shù)，又稱(chēng)為電子標(biāo)簽或者無(wú)線標(biāo)簽識(shí)別，是一種利用無(wú)線射頻通信實(shí)現(xiàn)的非接觸式自動(dòng)識(shí)別技術(shù)，被列為21世紀(jì)最有前途的重要產(chǎn)業(yè)和應(yīng)用技術(shù)之一。
關(guān)鍵字： RFID V2pro FPGA 射頻設(shè)別技術(shù)

基于FPGA的組合導(dǎo)航系統(tǒng)

本項(xiàng)目主要研究基于MicoBlaze導(dǎo)航處理器的組合導(dǎo)航的作用原理及其實(shí)現(xiàn)。目前已經(jīng)完成大部分軟件程序的編制，現(xiàn)已完成外圍電路模塊的研制工作。
關(guān)鍵字：導(dǎo)航 FPGA

基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計(jì)

我們采用數(shù)據(jù)融合與智能技術(shù)，對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，加以控制地進(jìn)行數(shù)據(jù)的遠(yuǎn)程傳輸，采用高性能多核處理器，進(jìn)行批量數(shù)據(jù)的分析和網(wǎng)絡(luò)狀況的終端顯示。
關(guān)鍵字： FIFO FPGA

基于FPGA的高速采樣顯示電路的實(shí)現(xiàn)

通過(guò)對(duì)被測(cè)信號(hào)的實(shí)時(shí)采樣，利用等效采樣原理，可以將采樣率為1MHz等效為200MHz，提高了被測(cè)信號(hào)的最高頻率，具有成本低，性能可靠，便易升級(jí)的特點(diǎn)。
關(guān)鍵字：采樣 FPGA

如何用C語(yǔ)言描述AES256加密算法最高效？

高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

基于FPGA的通用網(wǎng)絡(luò)數(shù)據(jù)采集控制器方案

開(kāi)發(fā)一款通用性強(qiáng)的網(wǎng)絡(luò)數(shù)據(jù)采集控制器，適合PC（windows與Unix、Linux系統(tǒng)）與片上系統(tǒng)之間的通信（片上運(yùn)行軟核或硬核嵌入式系統(tǒng)），提取的資源是本地控制器參數(shù)（如PID參數(shù)、射頻信號(hào)幅度相位信息和誤差因子等）。
關(guān)鍵字： MicroBlaze 采集控制器 FPGA

經(jīng)典款嵌入式智能小車(chē)的設(shè)計(jì)技巧，提供硬件選型

傳統(tǒng)智能小車(chē)，特別是嵌入式系統(tǒng)，一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對(duì)裁剪和功能拓展，但是，本項(xiàng)目的課題是通過(guò)xilinx的FPGA開(kāi)發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實(shí)現(xiàn)一對(duì)一的拓展，不浪費(fèi)資源，而且基于F
關(guān)鍵字：智能小車(chē) Spartan-6 FPGA 電源穩(wěn)壓芯片全橋驅(qū)動(dòng)

嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過(guò)高密計(jì)算返回安全認(rèn)證碼，通過(guò)安全認(rèn)證碼與密匙校驗(yàn)，為用戶(hù)解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問(wèn)題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
關(guān)鍵字：嵌入式安全保密模塊軟件版權(quán)保護(hù) FPGA ESMF

ARM IP產(chǎn)品集團(tuán)總裁揭秘與中國(guó)合資背后

　　據(jù)日經(jīng)新聞報(bào)道，ARM知識(shí)產(chǎn)權(quán)產(chǎn)品集團(tuán)總裁Rene Haas表示，ARM與中國(guó)成立合資企業(yè)旨在培育安全的芯片技術(shù)。　　Rene Haas表示，合資公司的意圖是為中國(guó)合作伙伴開(kāi)發(fā)適合中國(guó)市場(chǎng)的產(chǎn)品，特別在西方公司可能無(wú)法做的技術(shù)領(lǐng)域。ARM將與中國(guó)合作伙伴在幾個(gè)月內(nèi)組建合資企業(yè)，幫助中國(guó)企業(yè)開(kāi)發(fā)半導(dǎo)體技術(shù)，包括可能使用軍事或監(jiān)控的產(chǎn)品。　　Rene Haas說(shuō)，例如，如果企業(yè)正在為中國(guó)軍隊(duì)或監(jiān)控領(lǐng)域開(kāi)發(fā)一個(gè)芯片系統(tǒng)，鑒于中國(guó)安全要求必須非常高，政府只與具備這種安全資質(zhì)的企業(yè)合作，有了合資企業(yè)，過(guò)
關(guān)鍵字： ARM IP

Cadence弄潮神經(jīng)網(wǎng)絡(luò)，發(fā)布高性能DSP IP

作者王瑩　　近日，Cadence發(fā)布了首款面向汽車(chē)、監(jiān)控、無(wú)人機(jī)和移動(dòng)市場(chǎng)的神經(jīng)網(wǎng)絡(luò)DSP IP，引起了業(yè)界的關(guān)注?！adence公司Tensilica事業(yè)部資深市場(chǎng)群總監(jiān)Steve Roddy專(zhuān)程來(lái)到北京，向媒體介紹其特點(diǎn)。　　在神經(jīng)網(wǎng)絡(luò)的器件方面，英偉達(dá)主宰了通用GPU。此次Cadence Tensilica發(fā)布的神經(jīng)網(wǎng)絡(luò)DSP IP則是面向嵌入式芯片?！　⊥ǔＦ渌焉痰姆桨甘敲嫦蛞粋€(gè)卷積神經(jīng)網(wǎng)絡(luò)(CNN)層，而最新的Cadence Tensilica Vision C5 DSP由于可配置，可以面
關(guān)鍵字： Cadence 神經(jīng)網(wǎng)絡(luò)DSP IP Steve Roddy 201706

自變模無(wú)線電能傳輸全數(shù)字鎖相環(huán)

針對(duì)無(wú)線電能傳輸頻率跟蹤設(shè)計(jì)中傳統(tǒng)鎖相環(huán)電路設(shè)計(jì)復(fù)雜、跟蹤速度慢、鎖相頻帶窄和無(wú)超前滯后環(huán)節(jié)，單獨(dú)模塊設(shè)計(jì)修改繁瑣等問(wèn)題,對(duì)自變模全數(shù)字鎖相環(huán)進(jìn)行改進(jìn), 與傳統(tǒng)的全數(shù)字鎖相環(huán)相比，該鎖相環(huán)采用可變模分頻器，使得中心頻率可變，鎖相范圍增大;通過(guò)前饋回路進(jìn)行鑒頻調(diào)頻，提高了鎖相速度;同時(shí)，其環(huán)路濾波器采用比例積分結(jié)構(gòu)，使得鎖相輸出無(wú)靜差且比例積分參數(shù)依據(jù)相位差自動(dòng)進(jìn)行調(diào)節(jié);通過(guò)參數(shù)設(shè)置可調(diào)節(jié)輸出信號(hào)的相位。應(yīng)用modelsim進(jìn)行仿真，并進(jìn)行實(shí)物驗(yàn)證證實(shí)了該設(shè)計(jì)具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
關(guān)鍵字：全數(shù)字鎖相環(huán) 比例積分控制 FPGA 無(wú)線電能傳輸 201706