<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga ip

          一種通用的FPGA網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

          •   摘要 網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測(cè)系統(tǒng)的重要組成部分,發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路,給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中,對(duì)于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出了應(yīng)用參考,保證了系統(tǒng)硬件的可靠性,且在實(shí)際應(yīng)用中取得了穩(wěn)定的性能表現(xiàn)。   關(guān)鍵詞 LVDS;通用下載器;FPGA   隨著航天技術(shù)的發(fā)展,地面檢測(cè)設(shè)備作為大系統(tǒng)的重要組成部分,發(fā)揮著重要作用。通用下載器作為測(cè)試指令和測(cè)試數(shù)據(jù)上傳下發(fā)的重要通道,其可靠性和穩(wěn)定性備受關(guān)注,本文介紹了通用下載器
          • 關(guān)鍵字: LVDS  通用下載器  FPGA  

          采用MEMS麥克風(fēng)實(shí)現(xiàn)復(fù)雜環(huán)境下對(duì)特定語(yǔ)音的提取與放大

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: MEMS麥克風(fēng)  語(yǔ)音提取  ADMP421  FPGA  

          Synopsys發(fā)布業(yè)界首款完整的PCI Express 4.0 IP解決方案

          •   為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.,納斯達(dá)克股票市場(chǎng)代碼:SNPS)日前發(fā)布了業(yè)界首款完整的PCI Express 4.0 IP解決方案,它由DesignWare PHY、控制器和Verification IP(VIP)組成,專(zhuān)門(mén)針對(duì)諸如服務(wù)器、網(wǎng)絡(luò)設(shè)備、存儲(chǔ)系統(tǒng)以及固態(tài)硬盤(pán)(SSD)等企業(yè)級(jí)計(jì)算應(yīng)用。PCI Express 4.0是PCI Express I/O的下一代標(biāo)準(zhǔn),其吞吐量增加了一倍至16 GT/s,目前外
          • 關(guān)鍵字: Synopsys  PCI Express  IP  

          分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn),系統(tǒng)框圖、硬件原理

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 視頻監(jiān)控  FPGA  ZigBee  VirtexII  

          基于FPGA/CPLD的半整數(shù)分頻器設(shè)計(jì)及仿真

          •   1引言   CPLD(ComplexprogrammableLogicDevice,復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray,現(xiàn)場(chǎng)可編程門(mén)陣列)都是可編程邏輯器件,它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來(lái)的。同以往的PAL、GAL相比,F(xiàn)PGA/CPLD的規(guī)模比較大,適合于時(shí)序、組合等邏輯電路的應(yīng)用。它可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實(shí)現(xiàn)方案容易改動(dòng)等特點(diǎn)。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤(pán)、ROM、PROM、或E
          • 關(guān)鍵字: FPGA  CPLD  分頻器  

          基于FPGA的高分辨率視頻圖像處理的SDRAM控制器設(shè)計(jì)

          •   本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計(jì)方法。通過(guò)設(shè)置SDRAM的工作狀態(tài),使其工作在猝發(fā)模式。在視頻時(shí)序信號(hào)控制下,用多行連續(xù)的SDRAM存儲(chǔ)空間,存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO,緩存一行視頻,在像素時(shí)鐘控制下,實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)和讀取。通過(guò)改變相關(guān)參數(shù),能對(duì)所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點(diǎn)。在某型號(hào)的機(jī)載大屏顯示器系統(tǒng)中,用該SDRAM控制器實(shí)現(xiàn)了圖像的翻轉(zhuǎn)等功能,也驗(yàn)證了該控制器的實(shí)用性。
          • 關(guān)鍵字: FPGA  SDRAM  高分辨率  

          基于FPGA狀態(tài)機(jī)和片上總線的CompactPCI異步串口板設(shè)計(jì)方案

          • 摘要:首先簡(jiǎn)要介紹了CompactPCI異步串口板的通常設(shè)計(jì)方法,并且提出了這些方法的不足之處,重點(diǎn)闡述了基于FPGA狀態(tài)機(jī)和片上總線的新設(shè)計(jì)方案,以及該方案的技術(shù)優(yōu)勢(shì),隨后公布了基于該方案的異步串口板達(dá)到的性能指標(biāo)。通過(guò)比較有關(guān)應(yīng)答延遲的試驗(yàn)數(shù)據(jù),提出了基于FPGA狀態(tài)機(jī)和基于DSP處理器的異步串口板卡存在明顯的處理速度差異問(wèn)題,并基于兩種設(shè)計(jì)方案,解釋了形成差異的原因。最后提出了FPGA狀態(tài)機(jī)對(duì)外部總線存儲(chǔ)器或端口的訪問(wèn)管理性能大幅超越了任何一款DSP處理器的觀點(diǎn),并對(duì)同行提出了類(lèi)似研發(fā)項(xiàng)目的設(shè)計(jì)建議
          • 關(guān)鍵字: FPGA  DSP  片上總線  CompactPCI  異步串口板  201407  

          5MP一體化高清機(jī)芯的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:本文介紹一種5MP一體化高清機(jī)芯的實(shí)現(xiàn)方法,采用FPGA來(lái)實(shí)現(xiàn)自主開(kāi)發(fā)的ISP算法,采用TMPM342來(lái)實(shí)現(xiàn)馬達(dá)驅(qū)動(dòng)和自動(dòng)聚焦、自動(dòng)曝光等功能,開(kāi)發(fā)出業(yè)界第一款5MP實(shí)時(shí)一體化高清機(jī)芯。
          • 關(guān)鍵字: 5MP  高清機(jī)芯  自動(dòng)聚焦  ISP  FPGA  TMPM342  201407  

          基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計(jì)實(shí)現(xiàn),提供軟硬件架構(gòu)、原理

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: MicroBlaze  嵌入式串口服務(wù)器  FPGA  Spartan-3  

          新型FPGA是Lattice高增長(zhǎng)的主要驅(qū)動(dòng)力

          • 不同于其他小FPGA廠商或被收購(gòu)或轉(zhuǎn)型的命運(yùn),作為中低端FPGA廠商,Lattice一直堅(jiān)持把握市場(chǎng)定位,并以速度和敏捷為目標(biāo),存活在了這個(gè)競(jìng)爭(zhēng)激烈的市場(chǎng)當(dāng)中。同時(shí)還能連續(xù)三年保持營(yíng)業(yè)額的高速增長(zhǎng),逐漸成為無(wú)可爭(zhēng)議的低成本、低功耗和小尺寸FPGA的領(lǐng)導(dǎo)者。為此,我們特別專(zhuān)訪了Lattice總裁兼CEO:Darin Billerbeck,聽(tīng)他來(lái)給我們講述Lattice的成功秘訣。
          • 關(guān)鍵字: Lattice  FPGA  IC  

          Altera與Cavium合作,為網(wǎng)絡(luò)應(yīng)用提供經(jīng)過(guò)預(yù)驗(yàn)證的數(shù)據(jù)包分類(lèi)解決方案

          •   Altera公司(NASDAQ: ALTR)近日宣布,其Interlaken旁視知識(shí)產(chǎn)權(quán)(IP)內(nèi)核通過(guò)了測(cè)試,與Cavium的NEURON Search?處理器兼容?! ∵@一可立即部署實(shí)施、經(jīng)過(guò)預(yù)先驗(yàn)證的解決方案為網(wǎng)絡(luò)OEM提供了低延時(shí)、高性能數(shù)據(jù)包接口,適用于包括路由器、交換機(jī)、防火墻以及安全存儲(chǔ)在內(nèi)的多種網(wǎng)絡(luò)應(yīng)用。Interlaken旁視IP內(nèi)核目前以Altera系列同類(lèi)最佳IP內(nèi)核組成的形式提供,經(jīng)過(guò)優(yōu)化,集成在Altera Arria? 10和Stratix? V FPGA中,具有性能優(yōu)異、
          • 關(guān)鍵字: Altera  IP  Cavium  

          基于FPGA/CPLD的VHDL語(yǔ)言電路設(shè)計(jì)優(yōu)化方法

          •   VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來(lái)的。它是一種面向設(shè)計(jì)、多層次的硬件描述語(yǔ)言,是集行為描述、RTL描述、門(mén)級(jí)描述功能為一體的語(yǔ)言,并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語(yǔ)言之一。由于VHDL在語(yǔ)法和風(fēng)格上類(lèi)似于高級(jí)編程語(yǔ)言,可讀性好,描述能力強(qiáng),設(shè)計(jì)方法靈活,可移植性強(qiáng),因此它已成為廣大EDA工程師的首選。目前,
          • 關(guān)鍵字: FPGA  CPLD  VHDL  

          Synopsys發(fā)起的“IP Accelerated”計(jì)劃重新定義了IP供應(yīng)商范式

          •   為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.,納斯達(dá)克股票市場(chǎng)代碼:SNPS)日前宣布:推出其名為“IP Accelerated”的IP加速計(jì)劃,以幫助設(shè)計(jì)師顯著地減少在其系統(tǒng)級(jí)芯片(SoC)中集成IP所需的時(shí)間和工作量。該計(jì)劃擴(kuò)展了Synopsys已有的、多樣化的、已流片驗(yàn)證過(guò)的DesignWare? IP產(chǎn)品組合,增加了全新的IP Prototyping Kits原型設(shè)計(jì)套件、IP Virtual Development K
          • 關(guān)鍵字: Synopsys  IP  SoC  

          一種基于ARM的嵌入式TCP/IP協(xié)議的簡(jiǎn)化方案

          •   摘要:介紹嵌入式TCP/IP協(xié)議在低速處理器中的一種簡(jiǎn)化實(shí)現(xiàn)方案,并成功應(yīng)用于某分布式監(jiān)控系統(tǒng)中。   關(guān)鍵詞:TCP/IP協(xié)議 嵌入式   ARM 在網(wǎng)絡(luò)應(yīng)用日益普遍的今天,越來(lái)越多的嵌入式設(shè)備實(shí)現(xiàn)Internet網(wǎng)絡(luò)化。TCP/IP協(xié)議是一種目前被廣泛采用的網(wǎng)絡(luò)協(xié)議。嵌入式Internet的技術(shù)核心是在嵌入式系統(tǒng)中部分或完整地實(shí)現(xiàn)TCP/IP協(xié)議。由于TCP/IP協(xié)議比較復(fù)雜,而目前嵌入式系統(tǒng)中大量應(yīng)用低速處理器,受內(nèi)存和速度限制,有必要將TCP/IP協(xié)議簡(jiǎn)化。 圖1 協(xié)議處理 1 TCP/I
          • 關(guān)鍵字: ARM  嵌入式  TCP/IP  

          STM32再學(xué)習(xí)之工程師眼中的SPI

          •   前些天,有位網(wǎng)友談到通過(guò)FPGA來(lái)實(shí)現(xiàn)SPI通訊。通過(guò)帖子的回復(fù)發(fā)現(xiàn)好多網(wǎng)友對(duì)SPI通訊還有些疑惑,于是今天就帶著大家從SPI的標(biāo)準(zhǔn)協(xié)議,SPI在STM32單片機(jī)上的配置及在74HC595邏輯芯片通訊的實(shí)例來(lái)全方面認(rèn)識(shí)一下這個(gè)既復(fù)雜又簡(jiǎn)單的通訊協(xié)議?! PI 是Serial Peripheral Interface的縮寫(xiě),直譯為串行外圍設(shè)備接口,SPI是Motorola公司推出的一種同步串行通訊方式,是一種四線同步總線,因其硬件功能很強(qiáng),與SPI有關(guān)的軟件就相當(dāng)簡(jiǎn)單,使MCU有更多的時(shí)間處理其他事務(wù)
          • 關(guān)鍵字: FPGA  SPI  MCU  
          共7110條 165/474 |‹ « 163 164 165 166 167 168 169 170 171 172 » ›|

          fpga ip介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga ip!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();