<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga ip

          基于FPGA的無(wú)線(xiàn)同播頻率校準(zhǔn)裝置的設(shè)計(jì)

          • 摘要:在討論了無(wú)線(xiàn)同播特點(diǎn)和頻率校準(zhǔn)基本原理的基礎(chǔ)上,提出了一種基FPGA的無(wú)線(xiàn)同播頻率校準(zhǔn)裝置的設(shè)計(jì)方案,實(shí)現(xiàn)了高精度廣播頻率的輸出,給出了詳細(xì)設(shè)計(jì)過(guò)程和實(shí)際測(cè)試結(jié)果。
            關(guān)鍵詞:現(xiàn)場(chǎng)可編程門(mén)陣列;無(wú)
          • 關(guān)鍵字: FPGA  無(wú)線(xiàn)  頻率校準(zhǔn)  裝置    

          FPGA高速收發(fā)器設(shè)計(jì)原則

          • FPGA高速收發(fā)器設(shè)計(jì)原則,高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛, 包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線(xiàn)設(shè)計(jì)已無(wú)法滿(mǎn)足現(xiàn)在的要求。將收發(fā)器整合在FPGA中,成為解決這一問(wèn)題的選擇辦法。
          • 關(guān)鍵字: 原則  設(shè)計(jì)  收發(fā)器  高速  FPGA  RapidIO  

          一種基于FPGA/MCU結(jié)構(gòu)的線(xiàn)性調(diào)頻高度表

          • 本文介紹了一種基于FPGA/MCU結(jié)構(gòu)的線(xiàn)性調(diào)頻高度表,采用通用的數(shù)字化平臺(tái)和FPGA/單片機(jī)的結(jié)構(gòu),并用軟件算法實(shí)現(xiàn)了高度搜索、高度跟蹤、STC、AGC等功能,具有性能穩(wěn)定、擴(kuò)展性強(qiáng)、精度高、成本低等特點(diǎn)。主要內(nèi)容包括高度表的工作原理、整機(jī)性能、組件設(shè)計(jì)和飛行試驗(yàn),并著重介紹了信號(hào)處理組件的設(shè)計(jì),如硬件電路結(jié)構(gòu)、器件選型、軟件算法等。飛行試驗(yàn)表明該高度表具有良好的測(cè)高能力和精度。
          • 關(guān)鍵字: FPGA  MCU  線(xiàn)性  調(diào)頻    

          激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究

          • 針對(duì)納秒脈沖激光微加工系統(tǒng)的發(fā)展,提出了一種集成圖形文件解析和高速運(yùn)動(dòng)控制的加工系統(tǒng),包括控制單元、激光器、機(jī)械結(jié)構(gòu)和光路系統(tǒng)。在介紹了各個(gè)部分的功能之后,重點(diǎn)分析了控制單元,包括上位機(jī)圖形解析平臺(tái)及以DSP和FPGA為核心的下位機(jī)控制硬件。通過(guò)實(shí)驗(yàn)分析和算法優(yōu)化,解決了加工誤差,在單晶硅表面得到了較好的微結(jié)構(gòu)加工效果。
          • 關(guān)鍵字: FPGA  DSP  激光  加工    

          汽車(chē)電子中的DSP和FPGA運(yùn)用

          •  1  引言   20世紀(jì)末,全球范圍內(nèi)興起的信息革命浪潮,為汽車(chē)工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇,信息技術(shù)的廣泛應(yīng)用是解決汽車(chē)帶來(lái)的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問(wèn)題的最佳途徑。同時(shí),隨
          • 關(guān)鍵字: FPGA  DSP  汽車(chē)電子    

          基于FPGA的PCI總線(xiàn)接口原理研究與設(shè)計(jì)

          • 在現(xiàn)代數(shù)據(jù)采集及處理系統(tǒng)中,ISA、EISA、MCA等擴(kuò)展總線(xiàn)已無(wú)法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?,而PCI局部總線(xiàn)以其...
          • 關(guān)鍵字: FPGA  PCI總線(xiàn)接口  

          采用FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)

          • 采用FPGA的SPWM變頻系統(tǒng)設(shè)計(jì),0 引 言

            由于脈寬調(diào)制技術(shù)是通過(guò)調(diào)整輸出脈沖的頻率及占空比來(lái)實(shí)現(xiàn)輸出電壓的變壓變頻效果,所以在電機(jī)調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。

            而電磁法作為一種地球物理探測(cè)的有效方法,已經(jīng)廣泛地應(yīng)
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  變頻  SPWM  FPGA  采用  

          Actel 宣布推出首個(gè)智能型混合信號(hào)FPGA器件SmartFusion

          •   愛(ài)特公司(Actel Corporation)宣布推出世界首個(gè)智能型混合信號(hào)FPGA器件SmartFusion™,該產(chǎn)品現(xiàn)正投入批量生產(chǎn)。SmartFusion器件帶有Actel經(jīng)過(guò)驗(yàn)證的FPGA架構(gòu),該架構(gòu)包括基于ARM® Cortex™-M3硬核處理器的完整微控制器子系統(tǒng),以及可編程Flash模擬模塊。SmartFusion器件能讓嵌入式產(chǎn)品設(shè)計(jì)人員使用單芯片便能輕易構(gòu)建所需要的系統(tǒng),獲得全部所需功能,而且無(wú)需犧牲產(chǎn)品性能。   Smartgrid Technol
          • 關(guān)鍵字: Actel  FPGA  混合信號(hào)  SmartFusion  

          Altera發(fā)布適用于自動(dòng)化應(yīng)用的工業(yè)安全數(shù)據(jù)套裝

          •   Altera公司今天發(fā)布適用于自動(dòng)化應(yīng)用的工業(yè)安全數(shù)據(jù)套裝。此次發(fā)布是在德國(guó)紐倫堡嵌入式世界會(huì)展上進(jìn)行的。   與德國(guó)安全認(rèn)證組織TÜV Rheinland合作,Altera推出了經(jīng)過(guò)預(yù)認(rèn)證的開(kāi)發(fā)工具鏈,包括安全手冊(cè)和安全知識(shí)產(chǎn)權(quán)(IP)內(nèi)核。Altera®解決方案縮短了安全非常重要的工業(yè)應(yīng)用的開(kāi)發(fā)時(shí)間,降低了系統(tǒng)總成本,例如,伺服和逆變驅(qū)動(dòng)器、安全器件以及自動(dòng)控制器等。   新的歐洲機(jī)械規(guī)范定義了嚴(yán)格的安全新規(guī)章,工業(yè)自動(dòng)化設(shè)備生產(chǎn)商需要依據(jù)ISO 13849和IEC 6206
          • 關(guān)鍵字: Altera  IP內(nèi)核  FPGA  

          基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)

          • 0 引言  WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口滿(mǎn)足IEEE 802.16標(biāo)準(zhǔn)的寬帶無(wú)線(xiàn)通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)
          • 關(guān)鍵字: 802.16  FPGA  定時(shí)同步  算法改進(jìn)    

          用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載

          • 自大規(guī)?,F(xiàn)場(chǎng)可編程邏輯器件問(wèn)世以來(lái),先后出現(xiàn)了兩類(lèi)器件,一類(lèi)是基于SRAM體系結(jié)構(gòu)的FPGA系列,如XILINX公司...
          • 關(guān)鍵字: EEPROM  FPGA  串行加載  

          基于FPGA的高速數(shù)字隔離型串行ADC及應(yīng)用

          • 1.引言目前,逆變器在很多領(lǐng)域有著越來(lái)越廣泛地應(yīng)用。對(duì)逆變器的研究具有十分重要的意義和廣闊的工...
          • 關(guān)鍵字: FPGA  ADC  高速數(shù)字隔離型  串行  

          采用FPGA設(shè)計(jì)SDH光傳輸系統(tǒng)設(shè)備時(shí)鐘

          • SDH設(shè)備時(shí)鐘(SEC)是SDH光傳輸系統(tǒng)的重要組成部分,是SDH設(shè)備構(gòu)建同步網(wǎng)的基礎(chǔ),也是同步數(shù)字體系(SDH)可靠...
          • 關(guān)鍵字: FPGA  SDH  SEC  Altera  TSP8500  

          基于FPGA的動(dòng)態(tài)可重構(gòu)系統(tǒng)的通信結(jié)構(gòu)研究

          • 基于SRAM的FPGA的問(wèn)世標(biāo)志著現(xiàn)代可重構(gòu)計(jì)算技術(shù)的開(kāi)端,并極大地推動(dòng)了其發(fā)展??芍貥?gòu)計(jì)算技術(shù)能夠提供硬...
          • 關(guān)鍵字: FPGA  動(dòng)態(tài)可重構(gòu)  通信  

          一種基于FPGA/DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

          • 引言目前,通信干擾的手段以信號(hào)大功率壓制為主,本質(zhì)上屬于物理層能量干擾,存在效費(fèi)比低,且容易暴露自...
          • 關(guān)鍵字: FPGA  DSP  干擾平臺(tái)  
          共6385條 328/426 |‹ « 326 327 328 329 330 331 332 333 334 335 » ›|

          fpga ip介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga ip!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();