fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

Altera 40-nm Stratix IV GX FPGA開(kāi)始量產(chǎn)

　　Altera公司今天宣布，開(kāi)始批量發(fā)售40-nm Stratix® IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底發(fā)售，是當(dāng)時(shí)業(yè)界第一款40-nm FPGA，作為唯一能夠量產(chǎn)的40-nm FPGA，該系列繼續(xù)在市場(chǎng)上保持領(lǐng)先地位。Stratix IV系列是目前密度最大、性能最好的FPGA，應(yīng)用在各類最終用戶的高速背板和電纜接口、芯片至芯片互聯(lián)以及協(xié)議橋接應(yīng)用中。　　Stratix IV GX FPGA前所未有的同時(shí)滿足了多千兆位互聯(lián)系統(tǒng)設(shè)計(jì)人員對(duì)功耗、性
關(guān)鍵字： Altera Stratix FPGA 40nm

基于FPGA的簡(jiǎn)易頻譜分析儀

1 引言
目前，由于頻譜分析儀價(jià)格昂貴，高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類教學(xué)，如果沒(méi)有頻譜儀輔助觀察，學(xué)生只能從書(shū)本中抽象理解信號(hào)特征，嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。
針對(duì)這種現(xiàn)狀提出一種
關(guān)鍵字： FPGA 頻譜分析儀

幀同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

1 引言
數(shù)字通信時(shí)，一般以一定數(shù)目的碼元組成一個(gè)個(gè)“字”或“句”，即組成一個(gè)個(gè)“幀”進(jìn)行傳輸，因此幀同步信號(hào)的頻率很容易由位同步信號(hào)經(jīng)分頻得出，但每個(gè)幀的開(kāi)頭和末尾時(shí)刻卻無(wú)法由分頻器的輸出決定。為
關(guān)鍵字： FPGA 幀同步系統(tǒng)

基4-FPGA的大動(dòng)態(tài)范圍數(shù)字AGC的實(shí)現(xiàn)

1 引言
在數(shù)字中頻接收機(jī)中，把A／D轉(zhuǎn)換提前到中頻部分，為保證A／D轉(zhuǎn)換的動(dòng)態(tài)范圍和系統(tǒng)帶寬，要求低噪聲放大器和自動(dòng)增益控制AGC(Automatic Gain Control)電路能夠提供大動(dòng)態(tài)范圍的自動(dòng)增益控制。AGC系統(tǒng)由可
關(guān)鍵字： FPGA AGC 動(dòng)態(tài)范圍數(shù)字

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用,傳統(tǒng)的壓力傳感器系統(tǒng)結(jié)構(gòu)復(fù)雜，易受干擾，而智能傳感器系統(tǒng)能夠?qū)鞲衅?、?shù)據(jù)采集、微處理器和數(shù)據(jù)接口集成在一起，具有強(qiáng)大功能和良好抗干擾性能。在設(shè)計(jì)中利用FPGA具有構(gòu)建系統(tǒng)靈活，可實(shí)現(xiàn)片上系統(tǒng)的優(yōu)點(diǎn)，將系統(tǒng)中的嵌入式CPU、片上存儲(chǔ)器、數(shù)據(jù)接口電路以及數(shù)據(jù)采集控制模塊集成在一個(gè)芯片上，簡(jiǎn)化了系統(tǒng)的設(shè)計(jì)；同時(shí)采用多種誤差消除方法，構(gòu)建一個(gè)具有零點(diǎn)漂移校準(zhǔn)、隨機(jī)誤差消除和溫度補(bǔ)償功能的智能壓力傳感器系統(tǒng)，給出了FPGA數(shù)據(jù)采集控制功能模塊的仿真結(jié)果。結(jié)果表明系統(tǒng)運(yùn)行正確。
關(guān)鍵字：系統(tǒng) 應(yīng)用傳感器壓力智能 FPGA 轉(zhuǎn)換器

基于單片機(jī)和FPGA的頻率特性測(cè)試儀的設(shè)計(jì)

1 引言
頻率特性是網(wǎng)絡(luò)的性能最直觀反映。頻率特性測(cè)試儀是測(cè)量網(wǎng)絡(luò)的幅頻特性和相頻特性，并顯示相應(yīng)曲線的一種快速、方便、動(dòng)態(tài)、直觀的測(cè)量?jī)x器，可廣泛應(yīng)用于電子工程領(lǐng)域。
該測(cè)試儀以掃頻外差為基本
關(guān)鍵字：測(cè)試儀設(shè)計(jì) 特性頻率單片機(jī) FPGA 基于

一種基于FPGA的PXA270外設(shè)時(shí)序轉(zhuǎn)換接口設(shè)計(jì)

1 引言
ARCNET協(xié)議應(yīng)用于高速動(dòng)車(chē)組列車(chē)通信網(wǎng)絡(luò)時(shí)，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時(shí)序不匹配問(wèn)題，若用通用數(shù)字電路模塊進(jìn)行時(shí)序轉(zhuǎn)換，PXA270需占用PXA270專門(mén)的資源(CPU時(shí)間
關(guān)鍵字： FPGA 270 PXA 外設(shè)

Xilinx FPGA支持杜比數(shù)碼專業(yè)編碼器

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前宣布，現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 首次實(shí)現(xiàn)對(duì)多通道杜比數(shù)碼專業(yè)編碼功能的支持。利用這種實(shí)施在賽靈思 Virtex®-5 器件中的編碼功能，廣播設(shè)備開(kāi)發(fā)人員可針對(duì)快速變化的設(shè)計(jì)要求做出極其靈活的反應(yīng)，充分滿足高性能、低功耗系統(tǒng)和精簡(jiǎn)材料清單的需求，以降低開(kāi)發(fā)成本。　　賽靈思與業(yè)界領(lǐng)先的可重配置多媒體與通信IP 模塊供應(yīng)商 Coreworks聯(lián)手協(xié)作，向 Virtex-5 FPGA 移植了
關(guān)鍵字： Xilinx FPGA 編碼器

DCT域數(shù)字水印算法的FPGA實(shí)現(xiàn)

1 引言
隨著計(jì)算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會(huì)。數(shù)字作品的版權(quán)保護(hù)成為一個(gè)急需解
關(guān)鍵字： FPGA DCT 數(shù)字水印算法

拉普拉斯算子的FPGA實(shí)現(xiàn)方法

為了能快速實(shí)現(xiàn)Laplacian算子高頻增強(qiáng)功能，通過(guò)理論研究設(shè)計(jì)出該算子實(shí)現(xiàn)的硬件結(jié)構(gòu)。提出一種調(diào)用仿真軟件中宏功能塊快速實(shí)現(xiàn)算法的硬件實(shí)現(xiàn)模式。詳細(xì)介紹使用QuattusⅡ中Megafunctions宏功能模塊庫(kù)實(shí)現(xiàn)3×3模板Laplacian算子的過(guò)程。通過(guò)實(shí)驗(yàn)結(jié)果表明，用該方法實(shí)現(xiàn)的算子能夠取得良好的濾波效果，且設(shè)計(jì)方便、有效，為相似功能模塊的設(shè)計(jì)提供了新思路。
關(guān)鍵字： FPGA 拉普拉斯算子實(shí)現(xiàn)方法

基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)方案

1引言按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ...
關(guān)鍵字： FPGA 多按鍵狀態(tài)識(shí)別設(shè)計(jì)

寬帶數(shù)字接收機(jī)的研究及實(shí)現(xiàn)

1 引言
軟件無(wú)線電是一種基于高速、高精度A／D轉(zhuǎn)換器與高速FPGA／DSP器件，并以軟件為核心的嶄新體系結(jié)構(gòu)。受A/D轉(zhuǎn)換器制約，直接采樣處理射頻信號(hào)有一定難度，因此目前普遍采用中頻數(shù)字化方案：射頻信號(hào)首先進(jìn)
關(guān)鍵字：實(shí)現(xiàn) 研究接收機(jī) 數(shù)字寬帶 A／D轉(zhuǎn)換器 FPGA

基于FPGA和USB 2．0的高速CCD聲光信號(hào)采集系統(tǒng)

設(shè)計(jì)一個(gè)基于FPGA和USB 2．0接口控制芯片的高速線陣CCD聲光信號(hào)采集系統(tǒng)。FPGA是硬件電路系統(tǒng)的核心，主要完成線陣CCD時(shí)序脈沖的產(chǎn)生，專用A/D芯片的采樣控制以及FIFO緩存數(shù)據(jù)的片內(nèi)配置，并通過(guò)USB 2．0接口與上位機(jī)實(shí)現(xiàn)通信。討論并開(kāi)發(fā)了USB 2．0接口控制芯片的固件程序、USB驅(qū)動(dòng)程序及上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)達(dá)到了設(shè)計(jì)要求，可廣泛應(yīng)用于相關(guān)領(lǐng)域的信號(hào)檢測(cè)。
關(guān)鍵字：信號(hào) 采集系統(tǒng) 聲光 CCD FPGA USB 高速基于轉(zhuǎn)換器

基于FPGA的微流控芯片電泳控制系統(tǒng)設(shè)計(jì)

1 概述
微型全分析系統(tǒng)的概念由Manz于20世紀(jì)90年代初提出，是集進(jìn)樣、樣品處理、分離檢測(cè)為一體的微型檢測(cè)和分析系統(tǒng)。微流控芯片是其主要部件，采用微電子機(jī)械系統(tǒng)技術(shù)集成了微管道、微電極等多種功能元器件。
關(guān)鍵字： FPGA 微流控芯片電泳控制系統(tǒng)設(shè)計(jì)

Sobel邊緣檢測(cè)的FPGA實(shí)現(xiàn)

為了采用FPGA來(lái)實(shí)時(shí)實(shí)現(xiàn)Sobel邊緣檢測(cè)，設(shè)計(jì)者往往自己編寫(xiě)代碼。在此介紹基于QuartusⅡ提供的參數(shù)可設(shè)置宏功能模塊，實(shí)現(xiàn)Sobel邊緣檢測(cè)的新方案。該方案獲得了比用戶編寫(xiě)的代碼更優(yōu)的綜合和實(shí)現(xiàn)結(jié)果，節(jié)省了寶貴的設(shè)計(jì)時(shí)間，并且獲得了很好的邊緣檢測(cè)效果。
關(guān)鍵字： Sobel FPGA 邊緣檢測(cè)