<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章進入fpga ip技術(shù)社區(qū)

基于FPGA的圖像采集系統(tǒng)設(shè)計與實現(xiàn)

1、引言視頻圖像采集是視頻信號處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當今工業(yè)、軍事、醫(yī)學各個領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠程監(jiān)控、安防、遠程抄
關(guān)鍵字：設(shè)計實現(xiàn) 系統(tǒng) 采集 FPGA 圖像基于

用內(nèi)部邏輯分析儀調(diào)試FPGA

推動FPGA調(diào)試技術(shù)改變的原因　　進行硬件設(shè)計的功能調(diào)試時，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設(shè)計不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳，然
關(guān)鍵字： FPGA 邏輯分析儀調(diào)試

擴散爐溫度自動控制系統(tǒng)中的FPGA設(shè)計

擴散爐溫度自動監(jiān)控系統(tǒng)是對雙管擴散爐溫控部分進行改造，以提高爐溫精度，從而提高生產(chǎn)線的成品率，降低系統(tǒng)能耗。通過對Actel公司的Fusion系列器件FPGA編程實現(xiàn)系統(tǒng)的硬件控制。用C語言對Actel FPGA內(nèi)置的8051軟核編程實現(xiàn)系統(tǒng)的軟件控制。整個監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無線傳輸?shù)裙δ堋y試表明，采用Fusion FPGA設(shè)計．可以同時完成多路溫度控制，整個系統(tǒng)的控制精度也有進一步的提高。
關(guān)鍵字： FPGA 設(shè)計控制系統(tǒng) 自動溫度擴散轉(zhuǎn)換器

基于單片機、EDA技術(shù)的波形發(fā)生器的設(shè)計

　該波形發(fā)生器以單片機(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失?！?/li>
關(guān)鍵字：發(fā)生器設(shè)計波形技術(shù) 單片機 EDA 基于單片機 EDA技 DDFS 波形發(fā)生 FPGA VHDL

FPGA的可重構(gòu)測控系統(tǒng)應(yīng)用設(shè)計的研究

1可重構(gòu)測控系統(tǒng)的提出測控系統(tǒng)一般是指基于計算機實現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家...
關(guān)鍵字： FPGA 測控系統(tǒng) 應(yīng)用設(shè)計

千兆位無源光網(wǎng)絡(luò)(07-100)

　　在2005年，F(xiàn)SAN(全業(yè)務(wù)接入網(wǎng))組商定了千兆位無源光網(wǎng)絡(luò)(GPON)規(guī)范(見圖1)。此規(guī)范建立了語音、數(shù)據(jù)和視頻具有成本效益的遞交過程，這包括遞交到終端用戶的服務(wù)質(zhì)量?！甪irst mile’接入技術(shù)采用光纖連接(光纖到用戶系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過以太網(wǎng)無源光網(wǎng)絡(luò)成為未來光網(wǎng)絡(luò)的選擇。
關(guān)鍵字： FSAN GPON FPGA

SERDES的FPGA實現(xiàn)(07-100)

　　芯片功能的增加和數(shù)據(jù)吞吐量的要求，促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接，轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer，)是經(jīng)高速差分對，而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個實例是用單個PCI-Express通道，替代傳統(tǒng)的32位、64MHz PCI總線(可達到2.112Gb/s)，僅用4條線(運行在2.5GHz)，可達到4Gb/s總數(shù)據(jù)率。簡言之，SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
關(guān)鍵字： SERDES FPGA

適合無線應(yīng)用的FPGA(07-100)

　　大量出現(xiàn)的無線應(yīng)用具有嚴格的功耗設(shè)計要求和低價格。除功耗和低價設(shè)計任務(wù)外，還有高數(shù)據(jù)率要求和符合行業(yè)標準。系統(tǒng)設(shè)計師也需要保證最后產(chǎn)品的高性能和靈活性。
關(guān)鍵字： IF FPGA OFDMA WiMAX

無線基站中的FPGA和DSP組合(07-100)

　　FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對于無線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設(shè)計和市場成功率。
關(guān)鍵字： FPGA DSP

基于模糊控制的遲早門同步器及其FPGA實現(xiàn)

在數(shù)字通信系統(tǒng)中,必須以符號速率對解調(diào)器的輸出進行周期性地采樣.為此,接收器需要一個采樣時鐘信號,這個時鐘信號的頻率和符號速率相等,相位則必須保證采樣時刻是最佳的.在接收器中獲得這個采樣時鐘的過程被稱為符號
關(guān)鍵字： FPGA 模糊控制同步器

如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題

耗費數(shù)月精力做出的設(shè)計卻無法滿足時序要求，這確實非常令人傷心。然而，試圖正確地對設(shè)計進行約束以保證滿足時序要求的過程幾乎同樣令人費神。找到并確定時序約束本身通常也是非常令人頭痛的問題。時序問題的惱人之
關(guān)鍵字： FPGA 發(fā)現(xiàn) 時序

PCB版圖設(shè)計DD基于高速FPGA的PCB設(shè)計技術(shù)

如果高速PCB設(shè)計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計師初入PCB設(shè)計，或者是極度的幸運，實際的PCB設(shè)計通常不像他們所從事的電路設(shè)
關(guān)鍵字： PCB FPGA 版圖設(shè)計設(shè)計技術(shù)

基于FPGA的防盜定位追蹤系統(tǒng)(08-100)

　　雖然現(xiàn)在市面上有很多類似的基于GPS的防盜系統(tǒng)，但并不能很好地實現(xiàn)防盜和丟失后找回功能。本作品利用Spartan-3E開發(fā)板彌補了以上缺陷。系統(tǒng)由防盜目標終端和尋找指引終端組成。兩終端均基于FPGA設(shè)計實現(xiàn)。當裝有防盜目標終端的物品丟失后，防盜目標終端將其所在經(jīng)緯度位置信息加密并發(fā)送給尋找指引終端，指引終端解密該信息并計算出與目標終端的相對位置并通知用戶,從而最大限度地幫助人們找回丟失的物品的同時也保證了傳送信息的安全。
關(guān)鍵字： GSM FPGA 定位追蹤

高可靠FPGA通信系統(tǒng)(08-100)

本作品主要目的在于針對ZigBee無線傳感器網(wǎng)絡(luò)中中心節(jié)點到控制中心的信息通信過程中存在的信息泄露和安全隱患，自行設(shè)計一套可移動基于FPGA平臺的高可靠通信系統(tǒng)。在獨立開發(fā)的基于CC2430芯片的無線傳感器星型網(wǎng)絡(luò)中，無線網(wǎng)絡(luò)節(jié)點與Spartan平臺進行信息交互，其中端到端的數(shù)據(jù)傳輸均實現(xiàn)AES加密。中心節(jié)點的服務(wù)器對有線網(wǎng)絡(luò)進行實時安全監(jiān)測，當網(wǎng)絡(luò)中存在危險情況時通過GSM報警，由此實現(xiàn)了高可靠的網(wǎng)絡(luò)通信保障環(huán)境。
關(guān)鍵字： ZigBee FPGA 加密

40nm FPGA搶灘登陸 ASIC尚能飯否

??????? “我們新的管理團隊大部分人來自ASIC公司?！痹赬ilinx二十五周年慶典之時，Xilinx全球副總裁湯立人風趣的說道，“他們也是因為看到了ASIC已達到局限性，因此決定‘棄暗投明’了?！? ????????繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的FPG
關(guān)鍵字： FPGA 40nm ASIC

共6384條 364/426 |‹ « 362 363 364 365 366 367 368 369 370 371 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。創(chuàng)建詞條

fpga ip電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga ip相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga ip資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga ip專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();