fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

幾家公司聯(lián)合在亞洲啟動(dòng)協(xié)處理研討會(huì)

安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計(jì)研討會(huì)(Co-Processing SpeedWay Design Workshop™)。研討會(huì)將以最新推出的Spartan-3A DSP FPGA / DaVinci開(kāi)發(fā)平臺(tái)為基礎(chǔ)，講解如何“用基于模型化的設(shè)計(jì)方法，進(jìn)行FP
關(guān)鍵字：安富利德州儀器 FPGA DSP

基于FPGA 的簡(jiǎn)化UART 電路設(shè)計(jì)

摘要：本文闡述了通用異步發(fā)生器UART 的功能特點(diǎn)，介紹了用硬件描述語(yǔ)言Verilog 來(lái)開(kāi)發(fā)各個(gè)模塊，并給出仿真結(jié)果。本設(shè)計(jì)使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
關(guān)鍵字： FPGA UART 電路設(shè)計(jì)

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

為保證線陣CCD在圖像測(cè)量中正常、穩(wěn)定工作，必須設(shè)計(jì)出適合其工作的時(shí)序驅(qū)動(dòng)電路。在分析TCDl501D線陣CCD驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上，通過(guò)分析CCD輸出的圖像信號(hào)，給出了內(nèi)、外相關(guān)雙采樣的時(shí)序控制。最后，利用quanus7．2軟件平臺(tái)結(jié)合VHDL語(yǔ)言進(jìn)行開(kāi)發(fā)，對(duì)所需驅(qū)動(dòng)脈沖進(jìn)行仿真設(shè)計(jì)。仿真結(jié)果表明，該驅(qū)動(dòng)電路簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng)，適用于設(shè)備小型化的要求。
關(guān)鍵字： FPGA CCD 線陣驅(qū)動(dòng)

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

簡(jiǎn)單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法，并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

RS碼是線性分組碼中一種典型的糾錯(cuò)碼，既能糾正隨機(jī)錯(cuò)誤，也能糾正突發(fā)錯(cuò)誤，在現(xiàn)代通信領(lǐng)域越來(lái)越受到重視。文中介紹基于FPGA使用Verilog―HDL語(yǔ)言的RS(15，9)編碼器的設(shè)計(jì)方法，并在QuartusII 5．O軟件環(huán)境下進(jìn)行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長(zhǎng)度的RS編碼有重要參考價(jià)值。
關(guān)鍵字： FPGA RS編碼器

MIPS接口IP推動(dòng)HDMI邁入便攜式領(lǐng)域

為數(shù)字消費(fèi)、家庭網(wǎng)絡(luò)、無(wú)線通訊和商業(yè)應(yīng)用提供業(yè)界標(biāo)準(zhǔn)架構(gòu)、處理器和模擬 IP 的領(lǐng)導(dǎo)廠商 MIPS 科技宣布，將以針對(duì)超低功耗 SoC 方案優(yōu)化的全新 IP 持續(xù)推動(dòng) HDMI 進(jìn)入便攜式電子設(shè)備。利用其全新 40 納米 HDMI 1.3 接口 IP（控制器+PHY），MIPS 科技將繼續(xù)強(qiáng)化其在數(shù)字家庭領(lǐng)域的領(lǐng)導(dǎo)地位，推動(dòng) HDMI 內(nèi)容進(jìn)入移動(dòng)領(lǐng)域。 &n
關(guān)鍵字： MIPS SoC IP HDMI 便攜

W5100在嵌入式系統(tǒng)中實(shí)現(xiàn)TCP/IP網(wǎng)絡(luò)通信的應(yīng)用

W5100在嵌入式系統(tǒng)中實(shí)現(xiàn)TCP/IP網(wǎng)絡(luò)通信的應(yīng)用,摘要：W5100是WIZnet公司最新推出的固件網(wǎng)絡(luò)芯片，它是在W3150A+的基礎(chǔ)上，集成了以太網(wǎng)物理層RTL8201CP核，因此W5100集TCP/IP協(xié)議棧、以太網(wǎng)MAC和PHY為一體。W5100支持TCP，UDP，ICMP，IGMP，IPv4，ARP，PPPoE，Eth
關(guān)鍵字：網(wǎng)絡(luò)通信應(yīng)用 TCP/IP 實(shí)現(xiàn) 嵌入式系統(tǒng) W5100 音頻

基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

1、引言視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 系統(tǒng) 采集 FPGA 圖像基于

用內(nèi)部邏輯分析儀調(diào)試FPGA

推動(dòng)FPGA調(diào)試技術(shù)改變的原因　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然
關(guān)鍵字： FPGA 邏輯分析儀調(diào)試

擴(kuò)散爐溫度自動(dòng)控制系統(tǒng)中的FPGA設(shè)計(jì)

擴(kuò)散爐溫度自動(dòng)監(jiān)控系統(tǒng)是對(duì)雙管擴(kuò)散爐溫控部分進(jìn)行改造，以提高爐溫精度，從而提高生產(chǎn)線的成品率，降低系統(tǒng)能耗。通過(guò)對(duì)Actel公司的Fusion系列器件FPGA編程實(shí)現(xiàn)系統(tǒng)的硬件控制。用C語(yǔ)言對(duì)Actel FPGA內(nèi)置的8051軟核編程實(shí)現(xiàn)系統(tǒng)的軟件控制。整個(gè)監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無(wú)線傳輸?shù)裙δ?。測(cè)試表明，采用Fusion FPGA設(shè)計(jì)．可以同時(shí)完成多路溫度控制，整個(gè)系統(tǒng)的控制精度也有進(jìn)一步的提高。
關(guān)鍵字： FPGA 設(shè)計(jì) 控制系統(tǒng) 自動(dòng) 溫度擴(kuò)散轉(zhuǎn)換器

基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

　該波形發(fā)生器以單片機(jī)(MCS8031)為中心控制單元，由鍵盤(pán)輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲(chǔ)于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失。　
關(guān)鍵字：發(fā)生器設(shè)計(jì) 波形技術(shù) 單片機(jī) EDA 基于單片機(jī) EDA技 DDFS 波形發(fā)生 FPGA VHDL

FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)的研究

1可重構(gòu)測(cè)控系統(tǒng)的提出測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家...
關(guān)鍵字： FPGA 測(cè)控系統(tǒng) 應(yīng)用設(shè)計(jì)

千兆位無(wú)源光網(wǎng)絡(luò)(07-100)

　　在2005年，F(xiàn)SAN(全業(yè)務(wù)接入網(wǎng))組商定了千兆位無(wú)源光網(wǎng)絡(luò)(GPON)規(guī)范(見(jiàn)圖1)。此規(guī)范建立了語(yǔ)音、數(shù)據(jù)和視頻具有成本效益的遞交過(guò)程，這包括遞交到終端用戶的服務(wù)質(zhì)量。‘first mile’接入技術(shù)采用光纖連接(光纖到用戶系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過(guò)以太網(wǎng)無(wú)源光網(wǎng)絡(luò)成為未來(lái)光網(wǎng)絡(luò)的選擇。
關(guān)鍵字： FSAN GPON FPGA

全I(xiàn)P網(wǎng)絡(luò)面對(duì)的問(wèn)題(07-100)

　　整個(gè)電信業(yè)正在轉(zhuǎn)向采用因特網(wǎng)協(xié)議(IP)。因特網(wǎng)和分組基IP的增長(zhǎng)驅(qū)動(dòng)了規(guī)模經(jīng)濟(jì)，降低成本的新類型網(wǎng)絡(luò)結(jié)構(gòu)和協(xié)議確保業(yè)務(wù)質(zhì)量、并提供縮放性。這正在吸引所有網(wǎng)絡(luò)提供商(傳統(tǒng)電話提供商，增加視頻流到數(shù)據(jù)和話音業(yè)務(wù);有線運(yùn)營(yíng)商增加話音到數(shù)據(jù)和視頻業(yè)務(wù);移動(dòng)電話運(yùn)營(yíng)商在無(wú)線電路上路由所有的視頻、音頻、數(shù)據(jù)業(yè)務(wù)。)
關(guān)鍵字： IP 帶寬保密性

SERDES的FPGA實(shí)現(xiàn)(07-100)

　　芯片功能的增加和數(shù)據(jù)吞吐量的要求，促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接，轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer，)是經(jīng)高速差分對(duì)，而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個(gè)實(shí)例是用單個(gè)PCI-Express通道，替代傳統(tǒng)的32位、64MHz PCI總線(可達(dá)到2.112Gb/s)，僅用4條線(運(yùn)行在2.5GHz)，可達(dá)到4Gb/s總數(shù)據(jù)率。簡(jiǎn)言之，SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
關(guān)鍵字： SERDES FPGA