<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga ip

          MC33289在汽車防抱死制動系統(tǒng)中的應(yīng)用

          • 摘   要:MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅(qū)動器。本文將其應(yīng)用在汽車防抱死制動系統(tǒng)(ABS)中 ,通過CPU和FPGA的設(shè)計,實現(xiàn)在驅(qū)動電磁閥的同時對電磁閥及整個驅(qū)動部分進(jìn)行靜態(tài)和動態(tài)檢測的功能。關(guān)鍵詞:MC33289;防抱死制動系統(tǒng)(ABS);FPGA MC33289性能MC33289是Motorola公司推出的高端驅(qū)動芯片,主要應(yīng)用在汽車和工業(yè)領(lǐng)域驅(qū)動電磁閥等典型的感性負(fù)載。此器件在同一表貼封裝中包含兩個功率輸出開關(guān),每個開關(guān)由一個
          • 關(guān)鍵字: FPGA  MC33289  防抱死制動系統(tǒng)(ABS)  

          高速大容量數(shù)據(jù)采集板卡的SDRAM控制器設(shè)計

          • 摘  要:本文對高速、高精度大容量數(shù)據(jù)采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論,詳細(xì)介紹了基于FPGA的SDRAM控制器的設(shè)計、命令組合以及設(shè)計仿真時序,并將該技術(shù)應(yīng)用于基于PCI總線的100MHz單通道 AD9432高速大容量數(shù)據(jù)采集板卡,最后給出了板卡測試結(jié)果。關(guān)鍵詞:SDRAM;FPGA;AD9432 引言高速數(shù)據(jù)采集具有系統(tǒng)數(shù)據(jù)吞吐率高的特點,要求系統(tǒng)在短時間內(nèi)能夠傳輸并存儲采集結(jié)果。因此,采集數(shù)據(jù)的快速存儲能力和容量是制約加快系統(tǒng)速度和容許采集時間的主要因素之一。通常用于數(shù)據(jù)采
          • 關(guān)鍵字: AD9432  FPGA  SDRAM  存儲器  

          I2C總線控制器的VHDL設(shè)計及實現(xiàn)

          • 摘    要:本文用VHDL設(shè)計了一個簡潔而實用的I2C總線控制器,介紹了詳細(xì)的設(shè)計思路和在FPGA中的實現(xiàn),并給出了在嵌入式系統(tǒng)設(shè)計中的使用方法。關(guān)鍵詞:I2C總線;VHDL;FPGA 引言I2C總線以其接口簡單、使用靈活等突出優(yōu)點在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中,I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過十幾年的實踐,發(fā)展了多層標(biāo)準(zhǔn)。從傳輸速率上劃分,有標(biāo)準(zhǔn)模式(100Kbit/s),快速模式(400Kbit/s),高速模式(3
          • 關(guān)鍵字: FPGA  I2C總線  VHDL  

          將處理器集成入FPGA的整合之道

          • 引言現(xiàn)有的FPGA設(shè)計策略只是將FPGA看作一個單個元件,且需要依靠HDL輸入(HDL capture)和仿真的手段來進(jìn)行元件設(shè)計和驗證。而在將處理器集成入FPGA,試圖在可編程部件中成就一個完全內(nèi)嵌的系統(tǒng)時,其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無法有效解決的。若想對嵌入到FPGA中基于處理器的整個數(shù)字系統(tǒng)進(jìn)行輸入、運行及調(diào)試,工程技術(shù)人員需要有一個集合各種工程軟硬件設(shè)計工具,在一個集成化的FPGA執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計平臺。本文概述了開發(fā)這種系統(tǒng)所必須面對的各種設(shè)計挑戰(zhàn),并講解了Altium公司的最新電子
          • 關(guān)鍵字: FPGA  

          CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計中的應(yīng)用

          • 摘  要:本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計實例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實現(xiàn)。由于采用該器件,簡化了電路設(shè)計,減小了設(shè)備體積,同時也使設(shè)備的可靠性和設(shè)計的靈活性大大提高。關(guān)鍵詞:合成孔徑雷達(dá);FPGA/CPLD;PCI接口;乒乓結(jié)構(gòu)引言合成孔徑雷達(dá)(Synthetic Aperture Radar,簡稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運動補償為前提條件的高分辨率成像雷達(dá)。對于合成孔徑雷達(dá)成像處
          • 關(guān)鍵字: FPGA/CPLD  PCI接口  合成孔徑雷達(dá)  乒乓結(jié)構(gòu)  

          基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計

          • 摘    要:本文提出了一種用FPGA實現(xiàn)神經(jīng)元自適應(yīng)PID控制器的方案,采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合,結(jié)果表明該方案具有運算速度快、精度高和易于實現(xiàn)的特點。關(guān)鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡(luò)引言迄今為止,PID控制器因其具有結(jié)構(gòu)簡單、容易實現(xiàn)等特點,仍是實際工業(yè)過程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對象存在非線性和時變特性時,傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以其強大
          • 關(guān)鍵字: BP神經(jīng)網(wǎng)絡(luò)  FPGA  PID  神經(jīng)元  

          基于FPGA的專用信號處理器設(shè)計和實現(xiàn)

          • 摘 要:本文介紹基于FPGA、用VHDL語言編程實現(xiàn)矢量脫靶量測量專用信號處理器的方法。有效利用FPGA片內(nèi)硬件資源,無需外圍電路,高度集成,實現(xiàn)了對復(fù)數(shù)數(shù)據(jù)進(jìn)行去直流、加窗、512點FFT和求模平方運算。 關(guān)鍵詞:512點FFT;FPGA;蝶形運算 前言矢量脫靶量測量系統(tǒng)中,信號處理電路模塊的主要任務(wù)是完成目標(biāo)檢測、數(shù)據(jù)存儲以及給其它單元控制信號。系統(tǒng)所進(jìn)行的目標(biāo)檢測需要計算信號的功率譜,所以先要對采集到的多通道(8路)數(shù)據(jù)按512點為一幀,作FFT處理,得到其頻譜。為了監(jiān)測接收機工作狀態(tài),需要在頻域
          • 關(guān)鍵字: 512點FFT  FPGA  蝶形運算  

          一種基于FPGA的直接序列擴頻基帶處理器

          • 摘    要:本文設(shè)計實現(xiàn)了一種基于FPGA的直接序列擴頻基帶處理器,并闡述了其基本原理和設(shè)計方案。關(guān)鍵詞:擴頻;FPGA;數(shù)字匹配濾波器;基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實現(xiàn)碼分多址等許多優(yōu)點,已成為無線通信物理層的主要通信手段。本文設(shè)計開發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統(tǒng)原理框圖如圖1所示。該處理器由FPGA芯片,完成圖1中兩虛線框所示的基帶信號處理部分。擴頻方式為11位bar
          • 關(guān)鍵字: FPGA  基帶處理器  擴頻  數(shù)字匹配濾波器  

          用FPGA技術(shù)實現(xiàn)某新型通信設(shè)備中PCM碼流處理

          • 摘    要:本文根據(jù)FPGA器件的特點,介紹了應(yīng)用FPGA設(shè)計某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計中遇到的問題進(jìn)行了分析。關(guān)鍵詞:FPGA;RAM引言由于FPGA器件可實現(xiàn)所有數(shù)字電路功能 ,具有結(jié)構(gòu)靈活、設(shè)計周期短、硬件密度高和性能好等優(yōu)點,在高速信號處理領(lǐng)域顯示出愈來愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實現(xiàn)方法。變換后的數(shù)據(jù)寫入RAM,與DSP配合可完成復(fù)雜的信號處理功能。設(shè)計方案某新型通信設(shè)備中,在完成調(diào)度功能的板子上,需要進(jìn)行
          • 關(guān)鍵字: FPGA  RAM  存儲器  

          DSP和FPGA在圖像傳輸系統(tǒng)中的應(yīng)用和實現(xiàn)

          • 摘    要:本文重點介紹基于DSP和FPGA、采用中頻數(shù)字化方法,以及QPSK擴頻調(diào)制技術(shù)來實現(xiàn)圖像的無線傳輸。對擴頻通信系統(tǒng)的同步問題提出了一種實現(xiàn)方法,并給出了部分實驗結(jié)果。關(guān)鍵詞:圖像傳輸;擴頻通信;同步;FPGA;DSP 視頻通信是目前計算機和通信領(lǐng)域的一個熱點。而無線擴頻與有線相比,有其固有的優(yōu)越性,如聯(lián)網(wǎng)方便、費用低廉等。所以開發(fā)無線擴頻實時圖像傳輸系統(tǒng)有很高的實用價值。 系統(tǒng)設(shè)計在短距離通信中,通??梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
          • 關(guān)鍵字: DSP  FPGA  擴頻通信  同步  圖像傳輸  

          頻分分路中高速FFT的實現(xiàn)

          • 摘    要:本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應(yīng)用,并針對星上處理的實時高速處理要求,提出了一種FFT的實現(xiàn)方案,并用一片F(xiàn)PGA芯片驗證了其正確性和可行性。關(guān)鍵詞:FFT;FPGA;頻分分路 多載波信號的數(shù)字化分路是衛(wèi)星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一,數(shù)字化分路技術(shù)主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數(shù)較多時,多相陣列FFT有效地使用了抽取技術(shù),且FFT算法具有很高的計算效率,本文所討論的就是該方法中FFT的實現(xiàn)。
          • 關(guān)鍵字: FFT  FPGA  頻分分路  

          基于FPGA的可編程定時器/計數(shù)器8253的設(shè)計與實現(xiàn)

          • 摘    要:本文介紹了可編程定時器/計數(shù)器8253的基本功能,以及一種用VHDL語言設(shè)計可編程定時器/計數(shù)器8253的方法,詳述了其原理和設(shè)計思想,并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關(guān)鍵詞:FPGA;IP;VHDL 引言在工程上及控制系統(tǒng)中,常常要求有一些實時時鐘,以實現(xiàn)定時或延時控制,如定時中斷,定時檢測,定時掃描等,還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制,有三種主要方法:軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
          • 關(guān)鍵字: FPGA  IP  VHDL  

          256級灰度LED點陣屏顯示原理及基于FPGA的電路設(shè)計

          • 摘    要:本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細(xì)分析了其工作原理。并依據(jù)其原理,設(shè)計出了基于FPGA 的控制電路。關(guān)鍵詞:256級灰度;LED點陣屏;FPGA;電路設(shè)計 引言256級灰度LED點陣屏在很多領(lǐng)域越來越顯示出其廣闊的應(yīng)用前景,本文提出一種新的控制方式,即逐位分時控制方式。隨著大規(guī)??删幊踢壿嬈骷某霈F(xiàn),由純硬件完成的高速、復(fù)雜控制成為可能。 逐位分時點亮工作原理所謂逐位分時點亮,即從一個字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù),分8次點亮對應(yīng)的像
          • 關(guān)鍵字: 256級灰度  FPGA  LED點陣屏  電路設(shè)計  發(fā)光二極管  LED  

          一種高效的復(fù)信號處理芯片設(shè)計

          • 摘    要:本文提出了一種高效的復(fù)信號處理芯片的設(shè)計方法。本芯片是某雷達(dá)信號處理機的一部分,接收3組ADC的輸出復(fù)數(shù)據(jù),依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中,加窗、512點FFT和求功率譜復(fù)用一個蝶形單元。本芯片由單片F(xiàn)PGA實現(xiàn),計算精度高、速度較快,滿足雷達(dá)系統(tǒng)的實時處理要求。關(guān)鍵詞:  FFT;蝶形單元;塊浮點;功率譜; FPGA 引言復(fù)信號處理芯片是某雷達(dá)系統(tǒng)的一部分。雷達(dá)系統(tǒng)的實時處理特點要求芯片運
          • 關(guān)鍵字: FFT  FPGA  蝶形單元  功率譜  塊浮點  

          采用FPGA實現(xiàn)脈動陣列

          • 微電子學(xué)的發(fā)展徹底改變了計算機的設(shè)計:集成電路技術(shù)增加了能夠安裝到單個芯片中的元器件數(shù)目及其復(fù)雜度。因此,采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件,從而迅速地解決復(fù)雜的問題。
          • 關(guān)鍵字: FPGA  脈動  陣列    
          共6383條 421/426 |‹ « 417 418 419 420 421 422 423 424 425 426 »

          fpga ip介紹

          您好,目前還沒有人創(chuàng)建詞條fpga ip!
          歡迎您創(chuàng)建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();