fpga soc 文章 進入fpga soc技術(shù)社區(qū)
一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計
- 摘要 針對QC_LDPC碼的短環(huán)對碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計。算法首先分別對3個不同的子矩陣進行移位運算，每個子矩陣分別與它們移位后生成的子矩陣共同組合形成1個新的子矩陣，然后再將新生成的3個子矩陣組合成1個矩陣構(gòu)成基陣，最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機擴展即可得到所需校驗矩陣。根據(jù)該校驗矩陣的特殊結(jié)構(gòu)，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實現(xiàn)碼率為1/2、碼長為3456的正規(guī)(3，6)QC_LDPC碼譯碼器的布局布線
- 關(guān)鍵字： FPGA QC_LDPC
基于FPGA的北斗QPSK信號調(diào)制器設(shè)計
- 摘要 為研制北斗衛(wèi)星導(dǎo)航模擬信號源，設(shè)計實現(xiàn)了北斗QPSK信號調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號的正交相移鍵控調(diào)制信號的基礎(chǔ)上，基于軟件無線電的思想，在FPGA硬件平臺上實現(xiàn)了QPSK信號調(diào)制器，通過功率譜測試，QPSK解調(diào)和簡單串口信息傳輸，驗證了調(diào)制解調(diào)硬件單元的正確性。 北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國正在實施的自主研發(fā)、完全獨立運行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號采用正交相移鍵控(QPSK)調(diào)制
- 關(guān)鍵字： FPGA QPSK
傳GF 28納米制程出狀況 MTK向聯(lián)電追加訂單
- 近期半導(dǎo)體供應(yīng)鏈傳出GlobalFoundries為聯(lián)發(fā)科代工28納米制程SoC芯片意外出現(xiàn)瑕疵，聯(lián)發(fā)科為確保供貨順暢，已向臺系晶圓代工廠臺積電、聯(lián)電追加訂單，尤其是在28納米制程技術(shù)有所突破的聯(lián)電，傳出獲得聯(lián)發(fā)科不斷加單消息，將在6月底前量產(chǎn)出貨，解決28納米芯片出貨燃眉之急。不過，相關(guān)消息并未獲得GlobalFoundries及相關(guān)業(yè)者正面證實。 全球晶圓代工廠28納米制程大戰(zhàn)看似告一段落，但最近意外再爆發(fā)戰(zhàn)火，主要是聯(lián)電28納米制程良率明顯提升，正式加入供應(yīng)鏈行列，業(yè)界傳出首家在聯(lián)電量
- 關(guān)鍵字： GlobalFoundries SoC
一種基于DM648和FPGA構(gòu)架的圖像處理方案
- 摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對模塊內(nèi)部電路設(shè)計和FPGA內(nèi)部圖像處理邏輯進行了重點介紹。木文設(shè)計的圖像處理模塊能夠支持對高清視頻圖像的切割、縮放、疊加和切換等算法處理。 隨著數(shù)字化時代的到來，視頻圖像處理作為數(shù)字化的重要組成部分越來越重要，特別是對高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點。本文針對視頻處理技術(shù)的特點提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計 1.1 總體結(jié)構(gòu) 本文設(shè)計的
- 關(guān)鍵字： FPGA DM648
Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍
- Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix? 10 FPGA和SoC客戶設(shè)計的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個市場領(lǐng)域密切合作，使用Stratix 10性能評估工具測試了他們的下一代設(shè)計?？蛻羲w會到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。 HyperFlex是Altera為Strati
- 關(guān)鍵字： Altera FPGA SoC
Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP將面積縮小高達50％
- 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達克股票市場代碼：SNPS)今日宣布：通過推出全新的DesignWare?USB femtoPHY系列IP，已將USB PHY的實現(xiàn)面積縮小多達50%;從而可在28nm和14/16nmFinFET工藝節(jié)點上，將USB PHY設(shè)計的片芯占用面積和成本降至最低。采用28nm和14nm FinFET硅工藝的DesignWare USB femtoPHY已展示出穩(wěn)固的性能，使設(shè)計
- 關(guān)鍵字： Synopsys USB PHY SoC
基于OR1200的嵌入式SoC設(shè)計
- RISC是一種執(zhí)行較少類型計算機指令的微處理器，起源于80 年代的MIPS主機(即RISC 機)，RISC機中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作(每秒執(zhí)行更多百萬條指令，即MIPS)。因為計算機執(zhí)行每個指令類型都需要額外的晶體管和電路元件，計算機指令集越大就會使微處理器更復(fù)雜，執(zhí)行操作也會更慢。RISC微處理器不僅精簡了指令系統(tǒng)，采用超標量和超流水線結(jié)構(gòu);它們的指令數(shù)目只有幾十條，卻大大增強了并行處理能力。如：1987年Sun Microsystem公司推出的SPARC
- 關(guān)鍵字： OR1200 SoC
基于FPGA和CAN總線的飛行模擬器通信接口設(shè)計
- 摘要：在飛行模擬器的設(shè)計中，為了使數(shù)據(jù)能夠快速有效地在飛行模擬器的各個模塊之間進行高速傳遞，提出了一種使用FPGA作為CAN總線節(jié)點結(jié)構(gòu)中的核心處理器的設(shè)計方法，并完成了飛行模擬器通信接口的軟硬件設(shè)計。采用Verilog HDL進行編程，能夠完成對SJA1000總線控制器的有效讀寫。實際測試表明，相較于單片機作為處理器，本設(shè)計可擴展性好，易于修改和移植，能降低模擬器成本。 飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備，它是一種由計算機實時控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實飛行環(huán)境的模擬設(shè)備。相較于利用飛機的飛行訓(xùn)
- 關(guān)鍵字： FPGA CAN
SPB嵌入式音頻處理系統(tǒng)設(shè)計
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： FPGA SPB 連接器 NanoBoard3000 AltiumDesigner
一款嵌入式數(shù)字存儲示波器設(shè)計方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： ILI9230 FPGA 數(shù)據(jù)處理 數(shù)字存儲示波器 TMS320F2812
功耗/尺寸仍不理想 穿戴式芯片規(guī)格待改善
- 穿戴式裝置內(nèi)部元件規(guī)格仍待提升。ABIResearch報告指出，目前市面上大多數(shù)穿戴式裝置所使用的元件，仍系沿用智慧型手機與其他行動裝置相同規(guī)格的晶片，因而導(dǎo)致功耗及物料成本過高，進而影響使用者體驗。 ABIResearch工程副總裁JimMielke表示，以現(xiàn)有的應(yīng)用處理器為例，其對于穿戴式裝置而言不僅體積過大，操作電流、成本等因素對于這類型的產(chǎn)品來說都是一種負擔;分離式晶片方案在體積及成本考量上亦不利于穿戴式裝置。目前看來，整合藍牙功能的SoC是較為可行的方案，功耗、尺寸都較能符合穿戴式
- 關(guān)鍵字： 穿戴式芯片 SoC
基于FPGA的嵌入式音頻處理系統(tǒng)設(shè)計
- FPGA嵌入式設(shè)計中，常通過軟件編程的方式來訪問或者控制某些外圍設(shè)備.電路設(shè)計軟件Altium Designer的軟件平臺構(gòu)建器(SPB)是一個包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動和服務(wù)程序的軟件構(gòu)架.SPB中的軟件IP模塊可以屏蔽底層細節(jié)，為FPGA嵌入式設(shè)計的快速開發(fā)提供便利，提高研發(fā)效率.介紹了基于SPB的FPGA嵌入式設(shè)計關(guān)鍵技術(shù)，并在智能開發(fā)平臺NanoBoard 3000上實現(xiàn)了基于SPB的嵌入式音頻處理系統(tǒng)設(shè)計. 0 引言 FPGA(Field Programmable Gate A
- 關(guān)鍵字： FPGA NanoBoard
FPGA牛人的經(jīng)驗分享
- 這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路! 在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開始，我們應(yīng)該問我們自己一些問題，我們想要成為怎樣的IC設(shè)計者?消費?PC外圍?通信?微處理器或DSP?等等? IC設(shè)計的基本規(guī)則和流程是一樣的，無論啥樣的都會加到其中。HDL,FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的
- 關(guān)鍵字： FPGA 嵌入式
fpga soc介紹
您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
fpga soc電路
fpga soc相關(guān)帖子
fpga soc資料下載
fpga soc專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473