EEPW首頁(yè) >>
主題列表 >>
fpga soc
fpga soc 文章 進(jìn)入fpga soc技術(shù)社區(qū)
雷達(dá)信號(hào)處理：FPGA還是GPU?
- FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來(lái)越強(qiáng)，越來(lái)越復(fù)雜，對(duì)信息處理的需求也急劇增長(zhǎng)。為此，F(xiàn)PGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿足下一代雷達(dá)的信號(hào)處理性能需求。
- 關(guān)鍵字： FPGA CPU GPU GFLOP 轉(zhuǎn)換器
基于PCI總線的微弱信號(hào)采集模塊的設(shè)計(jì)方案
- 隨著微電子技術(shù)的廣泛普及、計(jì)算機(jī)技術(shù)的快速發(fā)展，現(xiàn)場(chǎng)信息實(shí)時(shí)采集系統(tǒng)的性能越來(lái)越受到大量關(guān)注。從測(cè)試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動(dòng)態(tài)信息中提取有用數(shù)據(jù)進(jìn)行現(xiàn)場(chǎng)實(shí)時(shí)采集并存儲(chǔ)顯得尤為重要。
- 關(guān)鍵字： PCI FPGA 傳感器 轉(zhuǎn)換器 采集信號(hào)
一種新型帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)方案
- 本方案采用理論分析與硬件電路設(shè)計(jì)相結(jié)合的方法進(jìn)行了系統(tǒng)設(shè)計(jì)，并用FPGA予以實(shí)現(xiàn)。系統(tǒng)仿真與硬件電路測(cè)試結(jié)果證實(shí)了設(shè)計(jì)方案的正確性。該鎖相環(huán)的自由振蕩頻率可隨輸入信號(hào)頻率的變化而改變，具有電路結(jié)構(gòu)簡(jiǎn)單、鎖相范圍廣、鎖定速度快和穩(wěn)態(tài)誤差小等特點(diǎn)。
- 關(guān)鍵字： FPGA 鎖相環(huán) 振蕩器 濾波器 計(jì)數(shù)器
基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究
- 圖像在采集過(guò)程中不可避免地會(huì)受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時(shí)量化問(wèn)題等因素影響而導(dǎo)致圖像無(wú)法達(dá)到人眼的視覺(jué)效果，為了實(shí)現(xiàn)人眼觀察或者機(jī)器自動(dòng)分析的目的，對(duì)原始圖像所做的改善行為，就被稱(chēng)作圖像增強(qiáng)技術(shù)。
- 關(guān)鍵字： 傳感器 圖像增強(qiáng) FPGA PCI VHDL
一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案
- 基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW,本文提出了一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。該方案中所設(shè)計(jì)的系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比結(jié)構(gòu)簡(jiǎn)單、開(kāi)發(fā)周期短、可靠性高、實(shí)時(shí)性好，并且對(duì)于不同應(yīng)用場(chǎng)合，在FPGA邏輯單元足夠多的情況下可以很簡(jiǎn)便地依據(jù)實(shí)際情況對(duì)其做相應(yīng)調(diào)整，具有較強(qiáng)的通用性。
- 關(guān)鍵字： NI FPGA LabVIEW 數(shù)據(jù)采集 光耦隔離
基于SPI FLASH的FPGA多重配置
- 通過(guò)FPGA的多重配置可以有效地精簡(jiǎn)控制結(jié)構(gòu)的設(shè)計(jì)，同時(shí)可以用邏輯資源較少的FPGA器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。以Virtex5系列開(kāi)發(fā)板和配置存儲(chǔ)器SPI FLASH為基礎(chǔ)，從硬件電路和軟件設(shè)計(jì)兩個(gè)方面對(duì)多重配置進(jìn)行分析，給出了多重配置實(shí)現(xiàn)的具體步驟，對(duì)實(shí)現(xiàn)復(fù)雜硬件設(shè)計(jì)工程有一定的參考價(jià)值。
- 關(guān)鍵字： FPGA Virtex5 FLASH ICAP IPROG 寄存器
Cadence與Digital成功縮減Realtek瑞昱數(shù)字電視SoC面積
- 2014年2月12日，全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)宣布，瑞昱半導(dǎo)體(Realtek Semiconductor Corp.) 成功運(yùn)用Cadence? Encounter? RTL Compiler的physical aware RTL合成縮減數(shù)字電視SoC面積，并具體實(shí)現(xiàn)在高度整合的多媒體SoC – Imagination PowerVR SGX544MP2的40nm設(shè)計(jì)上。
- 關(guān)鍵字： Cadence 瑞昱 SoC GPU
富士通為28nm SoC器件打造全新設(shè)計(jì)方法
- 富士通半導(dǎo)體(上海)有限公司日前宣布，成功開(kāi)發(fā)了專(zhuān)為先進(jìn)的28nmSoC器件量身打造的全新設(shè)計(jì)方法，不僅能實(shí)現(xiàn)更高的電路密度，同時(shí)也可有效縮短開(kāi)發(fā)時(shí)間。采用全新設(shè)計(jì)方法能夠?qū)㈦娐返拿芏忍岣?3%，并可將最終的線路布局時(shí)間縮短至一個(gè)月。這種設(shè)計(jì)方法將整合至富士通半導(dǎo)體的各種全新定制化SoC設(shè)計(jì)方案中，協(xié)助客戶(hù)開(kāi)發(fā)RTL-HandoffSoC器件。富士通半導(dǎo)體預(yù)計(jì)自2014年2月起將開(kāi)始接受采用這種全新設(shè)計(jì)方法的SoC訂單。 采用28nm等頂尖制程工藝的SoC器件需要有越來(lái)越多的功能與效能，進(jìn)而要在
- 關(guān)鍵字： 富士通 SoC
fpga soc介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
fpga soc電路
fpga soc相關(guān)帖子
fpga soc資料下載
fpga soc專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473