fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

基于FPGA的發(fā)電機(jī)組頻率測(cè)量計(jì)的實(shí)現(xiàn)

利用Verilog HDL 硬件描述語言自頂向下的設(shè)計(jì)方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實(shí)現(xiàn)了發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)
關(guān)鍵字： FPGA 發(fā)電機(jī)組測(cè)量計(jì) 頻率

基于FPGA的IDE硬盤接口卡的實(shí)現(xiàn)

引言　　本文采用FPGA實(shí)現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個(gè)與普通IDE硬盤連接，另一個(gè)與計(jì)算機(jī)主板上的IDE接口相連。系統(tǒng)采用FPGA實(shí)現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。　　1 IDE接口協(xié)議簡介　　1.1 IDE接口引腳定義　　IDE（Integrated Drive Electronics）即“電子集成驅(qū)動(dòng)器”，又稱為A
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA IDE硬盤 ATA-6 嵌入式

Actel FPGA 協(xié)助LYYN AB的技術(shù)平臺(tái)提高清晰度

Actel 公司宣布專業(yè)從事視頻增強(qiáng)技術(shù)的瑞典LYYN AB公司已經(jīng)利用Actel的ProASIC3系列現(xiàn)場(chǎng)可編程門陣列 (FPGA) 器件開發(fā)出軟件和硬件視頻處理平臺(tái)，此舉進(jìn)一步顯示了低功耗單芯片F(xiàn)PGA技術(shù)所具備的先進(jìn)創(chuàng)新性。這個(gè)解決方案提高了視頻錄像的清晰度，可在雪、霧、水底淤泥和黑暗環(huán)境中提供更好的可見度。LYYN的產(chǎn)品主要用于遙控操作車輛 (ROV) 和飛機(jī) (UAV) 以及便攜式設(shè)備如水底攝像機(jī)和先進(jìn)的監(jiān)視系統(tǒng)等。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Actel FPGA LYYN 嵌入式

三種常用SoC片上總線的分析與比較

嵌入式系統(tǒng)是當(dāng)今計(jì)算機(jī)工業(yè)發(fā)展的一個(gè)熱點(diǎn)。隨著超大規(guī)模集成電路的迅速發(fā)展，半導(dǎo)體工業(yè)進(jìn)入深亞微米時(shí)代，器件特征尺寸越來越小，芯片規(guī)模越來越大，可以在單芯片上集成上百萬到數(shù)億只晶體管。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和若干I/O接口等數(shù)塊芯片實(shí)現(xiàn)的功能集成起來，由單片集成電路構(gòu)成功能強(qiáng)大的、完整的系統(tǒng)，這就是我們通常所說的片上系統(tǒng)SoC（System on Chip）。由于功能完整，SoC逐漸成為嵌入式系統(tǒng)發(fā)展的主流。　　SoC相比板上系統(tǒng)，具有許
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 總線 Avalon 嵌入式

艾科瑞德推出最新的基于DSP+FPGA軟件無線電應(yīng)用解決方案

　　北京艾科瑞德科技有限公司日前宣布推出面向軟件無線電（Software Defined Radio,SDR）應(yīng)用的解決方案—FFT-SDR-V4。由于采用了美國德州儀器公司（Texas Instruments，簡稱“TI”）最高運(yùn)算能力的DSP（TMS320C6416, 1G）和Xinlinx高容量的FPGA (2000萬門)，解決了軟件無線電發(fā)展中的瓶頸技術(shù)—信號(hào)處理的運(yùn)算能力問題?！　∷^軟件無線電，就是采用數(shù)字信號(hào)處理技術(shù)，在可編程控制的通用硬件平臺(tái)上，利用軟件來定義實(shí)現(xiàn)無線電臺(tái)的各部分功能：包括
關(guān)鍵字：艾科瑞德 DSP FPGA 無線電嵌入式消費(fèi)電子

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現(xiàn)快速的頻率切換；在頻率改變時(shí)能夠保持相位的連續(xù)；很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實(shí)現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號(hào)波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點(diǎn)，并且開發(fā)周期短，易于升級(jí)，因?yàn)榉浅＿m合用于實(shí)現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式

基于模式的SoC設(shè)計(jì)方法研究

引　言　　SoC(system on chip) 是微電子技術(shù)發(fā)展的一個(gè)新的里程碑，SoC不再是一種功能單一的單元電路，而是將信號(hào)采集、處理和輸出等完整的系統(tǒng)集成在一起，成為一個(gè)有專用目的的電子系統(tǒng)單片。其設(shè)計(jì)思想也有別于IC，在一個(gè)或若干個(gè)單片上完成整個(gè)系統(tǒng)的功能。　　SoC開發(fā)和設(shè)計(jì)存在一些問題，如描述語言不統(tǒng)一、抽象層次低、仿真速度慢、可重用性差、設(shè)計(jì)性能無法保障、RTL級(jí)發(fā)現(xiàn)的問題需要重新進(jìn)行整個(gè)的設(shè)計(jì)流程才能解決，因此SoC的建模與設(shè)計(jì)的方法成為當(dāng)前刻不容緩的課題。上述種種問題與曾經(jīng)困
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 面向?qū)ο?/a> SystemC 嵌入式

基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)

引言　　低密度奇偶校驗(yàn)（Low Density Parity Check Code，LDPC）碼是一類具有稀疏校驗(yàn)矩陣的線性分組碼，不僅有逼近Shannon限的良好性能，而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活，是近年信道編碼領(lǐng)域的研究熱點(diǎn)，目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。LDPC碼已成為第四代通信系統(tǒng)(4G)強(qiáng)有力的競(jìng)爭者，而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)DVB-S2采納。　　編碼器實(shí)現(xiàn)指標(biāo)分析　　作為前向糾錯(cuò)系統(tǒng)的重要部分，設(shè)計(jì)高速率低復(fù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) LDPC FPGA 奇偶校驗(yàn) 嵌入式

基于雙Nios II的紅外圖像實(shí)時(shí)Otsu局部遞歸分割算法設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)Otsu局部遞歸分割方法很難實(shí)時(shí)實(shí)現(xiàn)的局限性，提出了一種適合現(xiàn)場(chǎng)可編程門陣列(FPGA)中Nios II軟核處理器實(shí)現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標(biāo)區(qū)域作為新的圖像再進(jìn)行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實(shí)現(xiàn)的硬件加速邏輯協(xié)同設(shè)計(jì)保證算法的實(shí)時(shí)實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在不同的背景下，利用本文設(shè)計(jì)能夠?qū)崟r(shí)穩(wěn)定地對(duì)目標(biāo)分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Nios II 0tsu分割局部遞歸嵌入式

基于CNN的紅外圖像預(yù)處理系統(tǒng)的研究與設(shè)計(jì)

摘要：本文設(shè)計(jì)了一個(gè)以FPGA為核心處理器實(shí)現(xiàn)紅外視頻圖像數(shù)字預(yù)處理的系統(tǒng)，利用Altera公司提供的DE2開發(fā)板，把系統(tǒng)大部分的功能模塊集成在一片F(xiàn)PGA 上，大大優(yōu)化了整個(gè)系統(tǒng)的性能。該方案采用Altera公司推出的低成本、高密度的Cyclone Ⅱ系列FPGA，提高了系統(tǒng)的設(shè)計(jì)靈活性。細(xì)胞神經(jīng)網(wǎng)絡(luò)IP核的開發(fā)，充分利用了細(xì)胞神經(jīng)網(wǎng)絡(luò)在圖像處理方面的優(yōu)勢(shì)，提高了整個(gè)系統(tǒng)的處理效率。實(shí)現(xiàn)了細(xì)胞神經(jīng)網(wǎng)絡(luò)的一種高效數(shù)字實(shí)現(xiàn)方案,并且采用分布式算法可以提供更高的運(yùn)行速度。關(guān)鍵詞　邊緣檢測(cè)；細(xì)胞神經(jīng)網(wǎng)絡(luò)；FP
關(guān)鍵字：消費(fèi)電子邊緣檢測(cè) 細(xì)胞神經(jīng)網(wǎng)絡(luò) FPGA 嵌入式消費(fèi)電子

基于FPGA的星地信道模擬系統(tǒng)的研究與設(shè)計(jì)

1 引言　　衛(wèi)星移動(dòng)通信系統(tǒng)所能提供的業(yè)務(wù)的可行性與質(zhì)量在很大程度上受到衛(wèi)星與移動(dòng)終端間信道特性的影響。研究這些影響，就需要在一定傳播特性下進(jìn)行實(shí)驗(yàn)。由于條件所限，不可能進(jìn)行實(shí)時(shí)現(xiàn)場(chǎng)實(shí)驗(yàn)，這在技術(shù)和經(jīng)費(fèi)上都存在問題，所以采用一個(gè)能反映實(shí)際星地鏈路特性的信道模擬系統(tǒng)可以降低一些難度太大和成本超高的測(cè)試試驗(yàn)的難度和成本，是一個(gè)很好的解決方法。　　1.1 國內(nèi)外的研究狀況　　目前有很多科研機(jī)構(gòu)和高校進(jìn)行這方面的研究，例如：澳大利亞南澳大學(xué)研制出移動(dòng)衛(wèi)星信道模擬器MSCS-1，該模擬器具有記錄和重
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 模擬系統(tǒng) 衛(wèi)星嵌入式

SVS新多畫面產(chǎn)品Altera Cyclone III FPGA 大顯身手

Altera宣布，Silicon視頻系統(tǒng)(SVS)公司選用了低成本、低功耗Cyclone® III FPGA來生產(chǎn)市場(chǎng)上最緊湊的高性價(jià)比多畫面產(chǎn)品。多畫面產(chǎn)品用于專業(yè)音頻/視頻、安全監(jiān)控和廣播監(jiān)視等需要多幅圖像顯示處理的應(yīng)用中。　　在新的SVS多畫面產(chǎn)品中，Cyclone III FPGA實(shí)現(xiàn)了色彩空間轉(zhuǎn)換、FIFO、時(shí)鐘轉(zhuǎn)換，支持所有的顯示分辨率。在以前的多畫面產(chǎn)品中，實(shí)現(xiàn)這些功能需要采用多個(gè)分立器件。　　作為Altera® Cycl
關(guān)鍵字：消費(fèi)電子 SVS FPGA 視頻系統(tǒng) 消費(fèi)電子

單片機(jī)SRAM工藝的FPGA加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題通常，采用SRAM工藝的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SRAM FPGA 加密嵌入式

擴(kuò)大ARM SoC的驗(yàn)證覆蓋縮短仿真時(shí)間

驗(yàn)證復(fù)雜的SoC設(shè)計(jì)要耗費(fèi)極大的成本和時(shí)間。據(jù)證實(shí)，驗(yàn)證一個(gè)設(shè)計(jì)所需的時(shí)間會(huì)隨著設(shè)計(jì)大小的增加而成倍增加。在過去的幾年中，出現(xiàn)了很多的技術(shù)和工具，使驗(yàn)證工程師可以用它們來處理這類問題。但是，這些技術(shù)中很多基于動(dòng)態(tài)仿真，并依靠電路操作來發(fā)現(xiàn)設(shè)計(jì)問題，因此設(shè)計(jì)者仍面臨為設(shè)計(jì)創(chuàng)建激勵(lì)的問題。　　設(shè)計(jì)者可以使用運(yùn)行在處理器上的固件作為驗(yàn)證仿真激勵(lì)的一部分，這也是目前通常采用的方法----使用全功能處理器模型。與在HDL中編寫激勵(lì)相比，固件作為激勵(lì)速度更快，并且更容易創(chuàng)建
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ARM SoC 仿真嵌入式

基于FPGA的DS/CDMA解擴(kuò)解調(diào)模塊設(shè)計(jì)與實(shí)現(xiàn)

在CDMA通信系統(tǒng)中，用于基站信號(hào)轉(zhuǎn)發(fā)的接收機(jī)是一個(gè)核心模塊，一臺(tái)接收機(jī)只是處理一路用戶的解擴(kuò)解調(diào)顯然是不合理的，為了提高接收機(jī)的效率和降低成本，有必要設(shè)計(jì)一種多路CDMA信號(hào)通用解擴(kuò)解調(diào)平臺(tái)。而FPGA具有功能強(qiáng)大，開發(fā)工程投資小，周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等優(yōu)點(diǎn)，本項(xiàng)目決定采用FPGA作為設(shè)計(jì)平臺(tái)；本文首先建立了CDMA信號(hào)的擴(kuò)頻調(diào)制與解擴(kuò)解調(diào)系統(tǒng)模型，然后提出設(shè)計(jì)這樣一個(gè)多路CDMA信號(hào)通用解擴(kuò)解調(diào)平臺(tái)。該平臺(tái)將保證處理CDMA解擴(kuò)解調(diào)的
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機(jī) FPGA DS/CDMA 無線通信